公开(公告)号：DE102017113930A1

公开(公告)日：2017-12-28

申请号：DE102017113930

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  HERZIG TOBIAS

IPC: H01L23/522 ,  H01L21/768

Abstract: In einer Ausführungsform umfasst ein Substrat ein Halbleitermaterial und eine leitende Durchkontaktierung. Die leitende Durchkontaktierung umfasst eine Durchkontaktierung in dem Substrat, einen leitenden Stopfen, der einen ersten Abschnitt der Durchkontaktierung füllt, und eine leitende Auskleidungsschicht, die Seitenwände eines zweiten Abschnitts der Durchkontaktierung auskleidet und elektrisch an den leitenden Stopfen gekoppelt ist. Die leitende Auskleidungsschicht und der leitende Stopfen haben verschiedene Mikrostrukturen.

公开(公告)号：DE102013211553A1

公开(公告)日：2013-12-24

申请号：DE102013211553

申请日：2013-06-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  HERZIG TOBIAS

IPC: H01L21/66 ,  H01L21/768 ,  H01L23/52 ,  H01L23/544

Abstract: Nach einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Bilden eines elektronischen Bauelements Bilden einer ersten Öffnung und einer zweiten Öffnung in einem Werkstück. Die erste Öffnung ist tiefer als die zweite Öffnung. Das Verfahren beinhaltet ferner Bilden eines Füllmaterials innerhalb der ersten Öffnung, um einen Teil einer Durchkontaktierung zu bilden, und Bilden des Füllmaterials innerhalb der zweiten Öffnung.

公开(公告)号：DE102017113930B4

公开(公告)日：2020-10-08

申请号：DE102017113930

申请日：2017-06-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BIRNER ALBERT ,  HERZIG TOBIAS

IPC: H01L21/768 ,  H01L23/522

Abstract: Verfahren, das aufweist:Ausbilden einer ersten leitenden Schicht (38) in einem unteren Abschnitt eines Blind-Vias (33) in einem Halbleitersubstrat (30) unter Verwendung von ersten Abscheidungsparametern derart, dass die erste leitende Schicht (38) das Blind-Via (33) in dem unteren Abschnitt füllt und so einen leitenden Stopfen in dem unteren Abschnitt bildet;Ausbilden einer zweiten leitenden Schicht (40) auf dem durch die erste leitende Schicht (38) gebildeten leitenden Stopfen in einem oberen Abschnitt des Blind-Via (33) unter Verwendung von zweiten Abscheidungsparametern derart, dass die zweite leitende Schicht (40) einen Spalt in dem oberen Abschnitt begrenzt;Ausbilden einer ersten Isolierschicht über der zweiten leitenden Schicht (40), die den Spalt (43) umgibt; undAusbilden einer zweiten Isolierschicht über dem Spalt (43), um einen abgeschlossenen Hohlraum (45) in dem Blind-Via (33) auszubilden,wobei die ersten Abscheidungsparameter so ausgewählt werden, dass sie ein Wachstum der ersten leitenden Schicht (38) in einer vertikalen Richtung in Bezug auf eine Oberfläche (31) des Halbleitersubstrats (30) unterstützen,wobei die zweiten Abscheidungsparameter so ausgewählt werden, dass sie ein Wachstum der zweiten leitenden Schicht (40) in einer lateralen Richtung in Bezug auf die Hauptoberfläche (32) des Halbleitersubstrats (30) unterstützen,wobei die erste leitende Schicht (38) und die zweite leitende Schicht (40) hochreines Kupfer aufweisen undwobei die erste leitende Schicht (38) und die zweite leitende Schicht (40) durch Elektroplattieren ausgebildet werden.