公开(公告)号：DE102006036797B4

公开(公告)日：2014-03-27

申请号：DE102006036797

申请日：2006-08-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BECK MICHAEL ,  KIM HONG BEE ,  TILKE ARMIN ,  WENDT HERMANN

IPC: H01L21/768

Abstract: Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren umfasst: Bereitstellen eines Wafers, der ein leitendes Gebiet enthält; Abscheiden eines ersten Liners (315) über dem leitenden Gebiet vor dem Ausbilden einer Schablonenstruktur (311), Ausbilden der Schablonenstruktur (311) über dem leitenden Gebiet durch Abscheiden der Schablonenschicht (310) über dem ersten Liner (315) und Ätzen der Schablonenschicht (310) und des Liners (315), wobei der erste Liner (316) unter der Schablonenstruktur (311) nicht geätzt wird, Abscheiden eines metallischen zweiten Liners (317) über exponierten Oberflächen der Schablonenstruktur (311) vor dem Abscheiden einer dielektrischen Schicht (325); Entfernen exponierter, horizontaler Oberflächen des zweiten Liners (317) durch Sputtern; Abscheiden der dielektrischen Schicht (325) über dem Wafer; Planarisieren des Wafers bis hinunter auf die Schablonenstruktur (311); Entfernen der Schablonenstruktur (311) zum Ausbilden einer Öffnung (312) mit einer Nassätzung, wodurch der erste Liner (316) und verbleibende Abschnitte des zweiten Liners (318) exponiert werden; und Abscheiden von Metall in der Öffnung (312) zum Ausbilden einer leitenden Schicht, aus der eine Metallleitung oder ein Durchkontakt ausgebildet wird.

公开(公告)号：DE102006036797A1

公开(公告)日：2007-03-29

申请号：DE102006036797

申请日：2006-08-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BECK MICHAEL ,  KIM HONG BEE ,  TILKE ARMIN ,  WENDT HERMANN

IPC: H01L21/768

Abstract: In a method of fabricating a semiconductor device, a liner is deposited over a conductive region of a wafer and a stencil layer is deposited over the liner. The stencil layer and the liner are etched to form a stencil pattern for a conductive layer. A second liner is deposited over exposed surfaces of the stencil pattern, and the exposed horizontal surfaces of the second liner are removed by sputtering. A low-k dielectric layer is then deposited over the wafer, and the wafer is planarized down to the stencil pattern by chemical-mechanical polishing. The stencil pattern is removed with a wet etch to form an aperture in the wafer exposing the liner and remaining portions of the second liner. Metal is deposited in the aperture, and the surface of the wafer is replanarized by chemical-mechanical polishing to produce a planar surface for additional metallization layers that may be deposited.