中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.021 seconds)

    Semiconductor device having buried gate, and manufacturing method thereof
    1.
    发明专利
    Semiconductor device having buried gate, and manufacturing method thereof 审中-公开
    具有盖栅的半导体器件及其制造方法

    公开(公告)号：JP2007019513A

    公开(公告)日：2007-01-25

    申请号：JP2006186868

    申请日：2006-07-06

    Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アクチエンゲゼルシャフト

    Inventor： HIELEMANN MATTHIAS ,  LINDSAY RICHARD

    IPC: H01L29/78 ,  H01L21/28 ,  H01L21/8238 ,  H01L21/8242 ,  H01L27/092 ,  H01L27/108 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786

    CPC classification number: H01L29/42356 ,  H01L21/26586 ,  H01L21/28097 ,  H01L21/28194 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/823885 ,  H01L27/088 ,  H01L27/10876 ,  H01L29/1083 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66613 ,  H01L29/66621

    Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device capable of establishing compatibility between reduction in a short channel effect of a buried gate transistor and an increase in superimposition between the transistor and the gate, and a manufacturing method thereof.
    SOLUTION: This semiconductor device 202 is provided with concave portions 118 formed in a first region 104, a second region 106 and separation regions 108 respectively; and a dielectric layer 120 for backing the concave portions 118 so as to have a uniform thickness, on a substrate 102. This manufacturing method includes a process of forming the separation regions 108 between the first region 104 and the second region 106 in the substrate 102; a process of forming the concave portions 118 on the substrate surface; and a process of uniformly covering the concave portions 118 with an oxide 120. The method further includes a process of doping a channel region 124 disposed under the bottom surface of each of the concave portions 118, a process of depositing an electrode material 126 on each of the concave portions 118, and a process of forming source/drain regions.
    COPYRIGHT: (C)2007,JPO&INPIT

    Abstract translation: 要解决的问题：提供一种半导体器件及其制造方法，该半导体器件能够在降低掩埋栅晶体管的短沟道效应和晶体管与栅极之间的叠加的增加方面建立兼容性。 解决方案：该半导体器件202设置有分别形成在第一区域104，第二区域106和分离区域108中的凹部118。 以及在衬底102上用于背衬凹部118以均匀厚度的电介质层120.该制造方法包括在衬底102中的第一区域104和第二区域106之间形成分离区域108的工艺 ; 在基板表面上形成凹部118的工序; 以及用氧化物120均匀地覆盖凹部118的工艺。该方法还包括掺杂设置在每个凹部118的底表面下方的沟道区124的工艺，每个凹部118的电极材料126沉积 的凹部118，以及形成源极/漏极区域的工艺。 版权所有（C）2007，JPO＆INPIT

    Transistorbauelement mit einer vergrabenen Gateelektrode und Verfahren zum Herstellen eines Halbleiterbauelements
    2.
    发明专利
    Transistorbauelement mit einer vergrabenen Gateelektrode und Verfahren zum Herstellen eines Halbleiterbauelements 未知

    公开(公告)号：DE102006062838B4

    公开(公告)日：2015-06-18

    申请号：DE102006062838

    申请日：2006-06-26

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： HIERLEMANN MATTHIAS ,  LINDSAY RICHARD

    IPC: H01L27/088 ,  H01L21/336 ,  H01L21/8234

    Abstract: Transistorbauelement mit vergrabener Gateelektrode, umfassend: einen Halbleiterkörper (102) mit einem aktiven Gebiet (104, 106), wobei das aktive Gebiet von einem Isolationsgebiet (108) umgeben ist; eine in dem aktiven Gebiet (104, 106) angeordnete Vertiefung (118); eine Seitenwände und eine Bodenoberfläche der Vertiefung (118) auskleidende dielektrische Schicht (120); einen Gateelektrodenleiter (126), der die Vertiefung (118) derart füllt, dass die dielektrische Schicht (120) zwischen dem Gateelektrodenleiter (126) und Halbleitermaterial des aktiven Gebiets (104, 106) angeordnet ist; ein innerhalb des aktiven Gebiets (104, 106) neben mindestens einem oberen Abschnitt einer ersten Seitenwand der Vertiefung (118) angeordnetes erstes Source-/Draingebiet (228), wobei das erste Source-/Draingebiet auf einen ersten Leitfähigkeitstyp stark dotiert ist; ein innerhalb des aktiven Gebiets (104, 106) neben mindestens einem oberen Abschnitt einer zweiten Seitenwand der Vertiefung angeordnetes zweites Source-/Draingebiet (228), wobei das zweite Source-/Draingebiet auf den ersten Leitfähigkeitstyp stark dotiert ist, wobei das zweite Source-/Draingebiet durch die Vertiefung (118) von dem ersten Source-/Draingebiet beabstandet ist; und ein innerhalb des aktiven Gebiets (104, 106) zumindest unter der Bodenoberfläche der Vertiefung (118) angeordnetes Kanalgebiet (124), wobei das Kanalgebiet (124) auf einen zweiten Leitfähigkeitstyp, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, schwach dotiert ist, und seine höchste Dotierstoffkonzentration unter der Vertiefung (118) aufweist, wobei weiterhin Halo-Implantierungen (452) ausgebildet sind; und das erste stark dotierte Source-/Draingebiet (228) an das Kanalgebiet (124) an einem Punkt (125) anstößt, wo die dielektrische Schicht (120) am dünnsten ist.

    Halbleiteranordnung, Multi-Gate-Feldeffekttransistor und Verfahren zur Herstellung einer Halbleiteranordnung
    3.
    发明专利
    Halbleiteranordnung, Multi-Gate-Feldeffekttransistor und Verfahren zur Herstellung einer Halbleiteranordnung 未知

    公开(公告)号：DE102007004789B4

    公开(公告)日：2014-10-16

    申请号：DE102007004789

    申请日：2007-01-31

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LINDSAY RICHARD

    IPC: H01L21/8232 ,  H01L27/085

    Abstract: Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Halbleiterkörpers (10); Amorphisieren einer oberen Oberfläche des Halbleiterkörpers (10); Ausbilden eines Spannungs-erzeugenden Liners (12) über der amorphisierten oberen Oberfläche; Tempern der oberen Oberfläche nach dem Ausbilden des spannungs-erzeugenden Liners (12), so dass eine verspannte Halbleiterschicht (16) gebildet wird; und Ausbilden eines Transistors (14) an der oberen Oberfläche nach dem Tempern der oberen Oberfläche und Ausbilden eines Isolationsgrabens (28) in dem Halbleiterkörper (10) vor dem Ausbilden des Spannungs-erzeugenden Liners (12).

    Halbleiterbauelement mit einer vergrabenen Gateelektrode und Verfahren zu seiner Herstellung
    4.
    发明专利
    Halbleiterbauelement mit einer vergrabenen Gateelektrode und Verfahren zu seiner Herstellung 未知

    公开(公告)号：DE102006029281B4

    公开(公告)日：2013-01-17

    申请号：DE102006029281

    申请日：2006-06-26

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： HIERLEMANN MATTHIAS ,  LINDSAY RICHARD

    IPC: H01L27/088 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/108

    Abstract: Halbleiterbauelement mit einem Transistor (216, 218) mit vergrabener Gateelektrode (126), wobei das Halbleiterbauelement folgendes umfaßt: einen Halbleiterkörper (102), der ein von einem Grabenisolationsgebiet (108) umgebenes aktives Gebiet (104, 106) enthält; eine Vertiefung (118) in einer Oberfläche des aktiven Gebiets (104, 106) und in dem Grabenisolationsgebiet (108); eine die Vertiefung (118) auskleidende dielektrische Schicht (120); und ein die Vertiefung (118) füllendes Elektrodenmaterial, wobei nur im unteren Bereich der Vertiefung (118) ein Dotierstoffgebiet (124) im aktiven Gebiet ausgebildet ist, das das Kanalgebiet enthält und die Source-/Draingebiete (228) derart ausgebildet sind, dass sie neben einer Seitenwand der Vertiefung an das Kanalgebiet (124) stoßen; und wobei das Dotierstoffgebiet seine höchste Dotierstoffkonzentration unter der Vertiefung (118) aufweist.

Patent Agency Ranking