公开(公告)号：DE102013111540A1

公开(公告)日：2014-04-24

申请号：DE102013111540

申请日：2013-10-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOH KOK CHAI ,  LIM THIAM HUAT ,  ONG MENG-TONG

IPC: H01L23/488 ,  H01L21/301 ,  H01L21/58 ,  H01L21/60

Abstract: Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Halbleitergehäuse einen Halbleiterchip (50) und einen Höcker (110). Der Halbleiterchip (50) weist auf einer Hauptfläche eine Kontaktstelle (310) auf. Der Höcker (110) ist auf der Kontaktstelle (310) des Halbleiterchips (50) angeordnet. Eine Lötschicht (120) ist auf Seitenwänden des Höckers (110) angeordnet.

公开(公告)号：DE102013111540B4

公开(公告)日：2020-01-16

申请号：DE102013111540

申请日：2013-10-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOH KOK CHAI ,  LIM THIAM HUAT ,  ONG MENG-TONG

IPC: H01L23/488 ,  H01L21/301 ,  H01L21/58 ,  H01L21/60

Abstract: Halbleitergehäuse, welches Folgendes umfasst:einen ersten Halbleiterchip (50) mit einer ersten Kontaktstelle (310) auf einer ersten Hauptfläche,einen ersten Höcker (110), der auf der ersten Kontaktstelle (310) angeordnet ist, undeine erste Lötschicht (120), die auf Seitenwänden des ersten Höckers (110) angeordnet ist,einen zweiten Höcker (210), der auf einer zweiten Kontaktstelle (320) des ersten Halbleiterchips (50) angeordnet ist, wobei die zweite Kontaktstelle (320) auf einer zweiten Hauptfläche entgegengesetzt zur ersten Hauptfläche angeordnet ist, undeine zweite Lötschicht (220), die auf Seitenwänden des zweiten Höckers (210) angeordnet ist;wobei der erste Höcker (110) ein ferromagnetisches Material (130) aufweist und wobei der zweite Höcker (210) ein nicht magnetisches Material (230) aufweist.

公开(公告)号：DE102014104630B4

公开(公告)日：2019-10-24

申请号：DE102014104630

申请日：2014-04-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOH KOK CHAI ,  ONG MENG-TONG

IPC: H01L21/782 ,  H01L21/304 ,  H01L21/50 ,  H01L23/14 ,  H01L23/36 ,  H01L23/48 ,  H01L29/06

Abstract: Halbleiter-Package, umfassend:einen einzelnen Halbleiterchip, umfassend:einen Halbleiterkörper mit gegenüberliegenden ersten und zweiten Flächen, und isolierten Seiten zwischen den ersten und zweiten Flächen;eine erste Elektrode auf der ersten Fläche; undeine zweite Elektrode auf der zweiten Fläche,wobei der einzelne Halbleiterchip eine definierte Dicke, zwischen den ersten und zweiten Flächen gemessen, eine definierte Breite, entlang einer der isolierten Seiten gemessen, und eine definierte Länge, entlang einer anderen der isolierten Seiten gemessen, aufweist; undeine elektrisch und thermisch leitfähige Basis, die an der zweiten Elektrode auf der zweiten Fläche des einzelnen Halbleiterchips angebracht ist, wobei die Basis die gleiche Länge und Breite hat wie der einzelne Halbleiterchip, wobei jede Seite der Basis, die nicht an dem einzelnen Halbleiterchip angebracht ist, durch eine Schutzschicht bedeckt ist.

公开(公告)号：DE102014105367A1

公开(公告)日：2014-10-23

申请号：DE102014105367

申请日：2014-04-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOH KOK CHAI ,  ONG MENG-TONG

IPC: H01L23/08 ,  H01L21/50 ,  H01L21/60 ,  H01L23/48

Abstract: Ein Verfahren und eine Vorrichtung zum Verpacken eines Halbleiterchips (12) werden dargelegt. Ein Halbleiterbauelement (10) beinhaltet einen Chip (12), einen Anschluss (14) und ein Einkapselungsmaterial (16). Das Einkapselungsmaterial (16) beinhaltet eine Stabilisierungsschicht (18), eine Laminatpressschicht (22), die mit der Stabilisierungsschicht (18) verbunden ist, und einen leitfähigen Streifen (20), der mit der Laminatpressschicht (22) verbunden ist. Der leitfähige Streifen (20) verbindet die Kontaktfläche des Chips (12) elektrisch mit dem Anschluss (14).

公开(公告)号：DE102014104630A1

公开(公告)日：2014-10-09

申请号：DE102014104630

申请日：2014-04-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOH KOK CHAI ,  ONG MENG-TONG

IPC: H01L21/782 ,  H01L21/304 ,  H01L21/58 ,  H01L23/14 ,  H01L23/36 ,  H01L23/48 ,  H01L29/66

Abstract: Ein Halbleiter-Package enthält einen einzelnen Halbleiterchip und eine elektrisch und thermisch leitfähige Basis. Der einzelne Halbleiterchip enthält einen Halbleiterkörper mit gegenüberliegenden ersten und zweiten Flächen und isolierten Seiten zwischen den ersten und zweiten Flächen. Der einzelne Halbleiterchip enthält des Weiteren eine erste Elektrode auf der ersten Fläche und eine zweite Elektrode auf der zweiten Fläche. Der einzelne Halbleiterchip hat eine definierte Dikke, zwischen den ersten und zweiten Flächen gemessen, eine definierte Breite, entlang einer der isolierten Seiten gemessen, und eine definierte Länge, entlang einer anderen der isolierten Seiten gemessen. Die Basis ist an der zweiten Elektrode auf der zweiten Fläche des einzelnen Halbleiterchips angebracht und hat die gleiche Länge und Breite wie der einzelne Halbleiterchip.