中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.025 seconds)

    Halbleiterpackage mit Mehrebenen-Chipblock
    1.
    发明专利
    Halbleiterpackage mit Mehrebenen-Chipblock 未知

    公开(公告)号：DE102014112429A1

    公开(公告)日：2015-03-05

    申请号：DE102014112429

    申请日：2014-08-29

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GOH KOK CHAI

    IPC: H01L25/07 ,  H01L21/50 ,  H01L21/60 ,  H01L23/48 ,  H01L23/495

    Abstract: Ein Halbleiterpackage enthält einen Block (102) mit einer ersten Seite, einer zweiten Seite gegenüber der ersten Seite und einem ausgesparten Bereich, der von der zweiten Seite zur ersten Seite hin verläuft, sodass der Block (102) einen dünneren Teil im ausgesparten Bereich und einen dickeren Teil außerhalb des ausgesparten Bereichs aufweist. Das Halbleiterpackage enthält ferner einen ersten Halbleiterchip (104) und einen zweiten Halbleiterchip (112), die jeder gegenüberliegende erste und zweite Seiten aufweisen. Der erste Halbleiterchip (104) ist im ausgesparten Bereich des Blocks (102) angeordnet und am dünneren Teil des Blocks (102) an der ersten Seite des ersten Halbleiterchips (104) angebracht. Der zweite Halbleiterchip (112) ist an der zweiten Seite des ersten Halbleiterchips (104) an einer ersten Seite des zweiten Halbleiterchips (112) angebracht.

    Höckergehäuse und Verfahren zu seiner Herstellung
    2.
    发明专利
    Höckergehäuse und Verfahren zu seiner Herstellung 未知

    公开(公告)号：DE102013111540B4

    公开(公告)日：2020-01-16

    申请号：DE102013111540

    申请日：2013-10-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GOH KOK CHAI ,  LIM THIAM HUAT ,  ONG MENG-TONG

    IPC: H01L23/488 ,  H01L21/301 ,  H01L21/58 ,  H01L21/60

    Abstract: Halbleitergehäuse, welches Folgendes umfasst:einen ersten Halbleiterchip (50) mit einer ersten Kontaktstelle (310) auf einer ersten Hauptfläche,einen ersten Höcker (110), der auf der ersten Kontaktstelle (310) angeordnet ist, undeine erste Lötschicht (120), die auf Seitenwänden des ersten Höckers (110) angeordnet ist,einen zweiten Höcker (210), der auf einer zweiten Kontaktstelle (320) des ersten Halbleiterchips (50) angeordnet ist, wobei die zweite Kontaktstelle (320) auf einer zweiten Hauptfläche entgegengesetzt zur ersten Hauptfläche angeordnet ist, undeine zweite Lötschicht (220), die auf Seitenwänden des zweiten Höckers (210) angeordnet ist;wobei der erste Höcker (110) ein ferromagnetisches Material (130) aufweist und wobei der zweite Höcker (210) ein nicht magnetisches Material (230) aufweist.

    Verfahren zur Herstellung eines elektronischen Bauelements
    3.
    发明专利
    Verfahren zur Herstellung eines elektronischen Bauelements 未知

    公开(公告)号：DE102012111654B4

    公开(公告)日：2020-02-06

    申请号：DE102012111654

    申请日：2012-11-30

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： HEINRICH ALEXANDER ,  JUERSS MICHAEL ,  RÖSL KONRAD ,  EICHINGER OLIVER ,  GOH KOK CHAI ,  SCHMIDT TOBIAS

    IPC: H01L21/60 ,  H01L21/283 ,  H01L21/58 ,  H01L23/482

    Abstract: Verfahren zur Herstellung eines elektronischen Bauelements (10), wobei das Verfahren Folgendes umfasst:Bereitstellung eines Halbleiter-Substrats (2);Abscheiden einer Einzelelementschicht aus Al direkt auf das Halbleiter-Substrat (2) zum Bilden einer elektrischen Kontaktschicht (3.1) auf dem Halbleiter-Substrat (2);Abscheiden von Ti oder einer Ti aufweisenden Legierung direkt auf die elektrische Kontaktschicht (3.1) zum Bilden einer Funktionsschicht (3.2);Abscheiden von Ni direkt auf die Funktionsschicht (3.2) zum Bilden einer Haftschicht (3.3);Abscheiden einer Einzelelementschicht aus Sn direkt auf die Haftschicht (3.3) zum Bilden einer Lötschicht (3.4);Abscheiden einer Schutzschicht (43.5) auf der Lötschicht (3.4); Bereitstellung eines Trägers (1, 41), wobei die Oberfläche des Trägers (1, 41) mit einer oder mehreren Metallschichten (41.1) beschichtet ist, und wobei die Metallschicht oder die oberste der mehreren Metallschichten (41.1) Ni als Grundmaterial umfasst; undBonden des Halbleiter-Substrats (2) auf den Träger (1, 41), wobei die Schutzschicht (43.5) die Metallschicht oder die oberste der mehreren Metallschichten (41.1) kontaktiert, bei einer Löttemperatur, die zu einer isothermen Erstarrung unter Bildung einer homogenen Schicht einer Legierungsphase aus Sn und Ni führt.

    Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
    5.
    发明专利
    Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend 未知

    公开(公告)号：DE102014104630B4

    公开(公告)日：2019-10-24

    申请号：DE102014104630

    申请日：2014-04-02

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GOH KOK CHAI ,  ONG MENG-TONG

    IPC: H01L21/782 ,  H01L21/304 ,  H01L21/50 ,  H01L23/14 ,  H01L23/36 ,  H01L23/48 ,  H01L29/06

    Abstract: Halbleiter-Package, umfassend:einen einzelnen Halbleiterchip, umfassend:einen Halbleiterkörper mit gegenüberliegenden ersten und zweiten Flächen, und isolierten Seiten zwischen den ersten und zweiten Flächen;eine erste Elektrode auf der ersten Fläche; undeine zweite Elektrode auf der zweiten Fläche,wobei der einzelne Halbleiterchip eine definierte Dicke, zwischen den ersten und zweiten Flächen gemessen, eine definierte Breite, entlang einer der isolierten Seiten gemessen, und eine definierte Länge, entlang einer anderen der isolierten Seiten gemessen, aufweist; undeine elektrisch und thermisch leitfähige Basis, die an der zweiten Elektrode auf der zweiten Fläche des einzelnen Halbleiterchips angebracht ist, wobei die Basis die gleiche Länge und Breite hat wie der einzelne Halbleiterchip, wobei jede Seite der Basis, die nicht an dem einzelnen Halbleiterchip angebracht ist, durch eine Schutzschicht bedeckt ist.

    Pressmasse und Verfahren zum Verpacken von Halbleiterchips
    6.
    发明专利
    Pressmasse und Verfahren zum Verpacken von Halbleiterchips 未知

    公开(公告)号：DE102014105367A1

    公开(公告)日：2014-10-23

    申请号：DE102014105367

    申请日：2014-04-15

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GOH KOK CHAI ,  ONG MENG-TONG

    IPC: H01L23/08 ,  H01L21/50 ,  H01L21/60 ,  H01L23/48

    Abstract: Ein Verfahren und eine Vorrichtung zum Verpacken eines Halbleiterchips (12) werden dargelegt. Ein Halbleiterbauelement (10) beinhaltet einen Chip (12), einen Anschluss (14) und ein Einkapselungsmaterial (16). Das Einkapselungsmaterial (16) beinhaltet eine Stabilisierungsschicht (18), eine Laminatpressschicht (22), die mit der Stabilisierungsschicht (18) verbunden ist, und einen leitfähigen Streifen (20), der mit der Laminatpressschicht (22) verbunden ist. Der leitfähige Streifen (20) verbindet die Kontaktfläche des Chips (12) elektrisch mit dem Anschluss (14).

    Hochleistungs-Einzelchip-Halbleiter-Package
    7.
    发明专利
    Hochleistungs-Einzelchip-Halbleiter-Package 未知

    公开(公告)号：DE102014104630A1

    公开(公告)日：2014-10-09

    申请号：DE102014104630

    申请日：2014-04-02

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GOH KOK CHAI ,  ONG MENG-TONG

    IPC: H01L21/782 ,  H01L21/304 ,  H01L21/58 ,  H01L23/14 ,  H01L23/36 ,  H01L23/48 ,  H01L29/66

    Abstract: Ein Halbleiter-Package enthält einen einzelnen Halbleiterchip und eine elektrisch und thermisch leitfähige Basis. Der einzelne Halbleiterchip enthält einen Halbleiterkörper mit gegenüberliegenden ersten und zweiten Flächen und isolierten Seiten zwischen den ersten und zweiten Flächen. Der einzelne Halbleiterchip enthält des Weiteren eine erste Elektrode auf der ersten Fläche und eine zweite Elektrode auf der zweiten Fläche. Der einzelne Halbleiterchip hat eine definierte Dikke, zwischen den ersten und zweiten Flächen gemessen, eine definierte Breite, entlang einer der isolierten Seiten gemessen, und eine definierte Länge, entlang einer anderen der isolierten Seiten gemessen. Die Basis ist an der zweiten Elektrode auf der zweiten Fläche des einzelnen Halbleiterchips angebracht und hat die gleiche Länge und Breite wie der einzelne Halbleiterchip.

Patent Agency Ranking