公开(公告)号：DE102012100189A1

公开(公告)日：2012-07-12

申请号：DE102012100189

申请日：2012-01-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MARTIN ANDREAS ,  SCHUETZ ALFRED ,  ZIMMERMANN GUNNAR

IPC: H01L23/58 ,  H01L21/768 ,  H01L21/822 ,  H01L23/60

Abstract: In einer Ausführungsform enthält ein Verfahren zum Herstellen eines Halbleiterbauelements das Ausbilden eines Wannenbereichs innerhalb eines Substrats (100). Mehrere Transistoren werden innerhalb des und/oder über dem Wannenbereich/s ausgebildet. Das Verfahren enthält ferner das Ausbilden eines ersten Entladungsbauelements (50) innerhalb des Substrats (100). Das erste Entladungsbauelement (50) ist an den Wannenbereich (30) und einen Niederspannungsknoten gekoppelt. Während nachfolgender Verarbeitung entlädt das erste Entladungsbauelement (50) Ladung aus dem Wannenbereich (30).

公开(公告)号：DE102012100189B4

公开(公告)日：2020-12-31

申请号：DE102012100189

申请日：2012-01-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MARTIN ANDREAS ,  SCHUETZ ALFRED ,  ZIMMERMANN GUNNAR

IPC: H01L23/58 ,  H01L21/768 ,  H01L21/822 ,  H01L23/60

Abstract: Halbleiterstruktur, aufweisend:· einen ersten Wannenbereich (30) mit mehreren Transistoren, die in einem Substrat (100) angeordnet sind; und· ein erstes Entladungsbauelement (50) mit einem ersten Transistor (51) mit einem ersten Source-/Drain-Bereich (110), einem zweiten Source-/Drain-Bereich (115) und einem ersten Gate-Bereich (205), wobei der erste Source-/Drain-Bereich (110) an den ersten Wannenbereich (30) gekoppelt ist, wobei der zweite Source-/Drain-Bereich (115) an einen Niederspannungsknoten gekoppelt ist, wobei der erste Gate-Bereich (205) an eine erste Antenne (80) gekoppelt ist; und• ein zweites Entladungsbauelement (60) mit einem zweiten Transistor (52) mit einem dritten Source-/Drain-Bereich (120), einem vierten Source-/Drain-Bereich (125) und einem zweiten Gate-Bereich (206),• wobei der dritte Source-/Drain-Bereich (120) an den zweiten Wannenbereich (20) gekoppelt ist, wobei der vierte Source-/Drain-Bereich (125) an den Niederspannungsknoten gekoppelt ist,• wobei der zweite Gate-Bereich (206) an eine zweite Antenne (90) gekoppelt ist, und• wobei der erste Transistor (51) ein p-Kanal-Metall-Isolator-Halbleitertransistor ist, und wobei der zweite Transistor (52) ein n-Kanal-Metall-Isolator-Halbleitertransistor ist.