中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

19 records (took 0.023 seconds)

    ELECTROMIGRATION TEST STRUCTURE FOR DETERMINING THE RELIABILITY OF WIRING
    1.
    发明申请
    ELECTROMIGRATION TEST STRUCTURE FOR DETERMINING THE RELIABILITY OF WIRING 审中-公开
    电迁移测试结构用于确定布线可靠性

    公开(公告)号：WO02067318A3

    公开(公告)日：2003-05-08

    申请号：PCT/DE0104599

    申请日：2001-12-07

    Applicant: INFINEON TECHNOLOGIES AG ,  FAZEKAS JOSEF ,  MARTIN ANDREAS ,  VON HAGEN JOCHEN

    Inventor： FAZEKAS JOSEF ,  MARTIN ANDREAS ,  VON HAGEN JOCHEN

    IPC: H01L23/544

    CPC classification number: G01R31/2858 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: The invention relates to an electromigration test structure for determining the reliability of wiring. An area which is to be tested, comprising an electromigration area (L) and an electromigration barrier area (V), is formed between a first and second test structure connection area (I1, I2). In order to assess life expectancy with precision and speed, a first and third sensor connector (S1, S3) is disposed in the immediate vicinity of the electromigration barrier area (V) and a second sensor connection (S2) is disposed on the second test structure (I2).

    Abstract translation: 本发明涉及一种电迁移测试结构，用于检测布线的可靠性，其中，与电迁移部分L一个待测试面积以及第一和第二测试结构连接区域I1之间电迁移阻挡区V，形成I2。 高度精确的和非常适合于加速试验估计寿命位于电势垒区域V，第一和第三传感器连接S1，S3的附近，并且在第二测试结构末端部分I2，第二传感器连接S2。

    Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur
    3.
    发明专利
    Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur 未知

    公开(公告)号：DE102016107953A1

    公开(公告)日：2017-11-02

    申请号：DE102016107953

    申请日：2016-04-28

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MARTIN ANDREAS ,  BECKMEIER DANIEL

    IPC: H01L23/544 ,  G01R31/26 ,  H01L23/522 ,  H01Q1/22

    Abstract: Ein Halbleiterbauelement umfasst eine erste Teststruktur, umfassend einen ersten Abschnitt einer leitfähigen Struktur und einen zweiten Abschnitt der leitfähigen Struktur, die sich innerhalb einer ersten lateralen Verdrahtungsschicht eines Schichtstapels des Halbleiterbauelements befinden. Der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur ist mit dem zweiten Abschnitt der leitfähigen Struktur der ersten Teststruktur durch einen dritten Abschnitt elektrisch verbunden, der sich innerhalb einer zweiten lateralen Verdrahtungsschicht des Schichtstapels befindet, die über der ersten lateralen Verdrahtungsschicht angeordnet ist. Ferner ist der ersten Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einem Gate einer Testtransistorstruktur, einer Dotierungsregion der Testtransistorstruktur oder einer Elektrode eines Testkondensators elektrisch verbunden. Zusätzlich ist der erste Abschnitt der leitfähigen Struktur der ersten Teststruktur mit einer ersten Testanschlussfläche der ersten Teststruktur elektrisch verbunden.

    4.
    发明专利
    未知

    公开(公告)号：DE10108915A1

    公开(公告)日：2002-09-12

    申请号：DE10108915

    申请日：2001-02-23

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： FAZEKAS JOSEF ,  HAGEN JOCHEN VON ,  MARTIN ANDREAS

    IPC: H01L23/544 ,  H01L21/66 ,  H01L23/528

    Abstract: The invention relates to an electromigration test structure for determining the reliability of wiring. An area which is to be tested, comprising an electromigration area (L) and an electromigration barrier area (V), is formed between a first and second test structure connection area (I1, I2). In order to assess life expectancy with precision and speed, a first and third sensor connector (S1, S3) is disposed in the immediate vicinity of the electromigration barrier area (V) and a second sensor connection (S2) is disposed on the second test structure (I2).

    6.
    发明专利
    未知

    公开(公告)号：AT276586T

    公开(公告)日：2004-10-15

    申请号：AT97936578

    申请日：1997-07-31

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MARTIN ANDREAS ,  HUB WALTER ,  KOLBESEN BERND

    IPC: H01L21/304 ,  C11D3/39 ,  C11D7/26 ,  C11D7/32 ,  C11D7/34 ,  C11D7/50 ,  H01L21/306

    Abstract: The present invention concerns aqueous cleaning solutions for semiconductor substrates principally comprising a base, hydrogen peroxide and a complex-forming agent, the latter being formed by heterocyclic hydrocarbons with a ring size comprising a minimum of 9 and a maximum of 18 atoms and at least 3 heteroatoms, e.g. nitrogen, oxygen, sulphur. In the case of nitrogenated cryptands, these may also be formed with functionally reactive groups and/or aliphatic bridges between the nitrogen atoms (cage structures).

    Prüfung von dielektrischen Filmen und Schichten
    7.
    发明专利
    Prüfung von dielektrischen Filmen und Schichten 未知

    公开(公告)号：DE102010016184B4

    公开(公告)日：2019-05-29

    申请号：DE102010016184

    申请日：2010-03-29

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MARTIN ANDREAS ,  MITCHELL ANDREA ,  RYDEN KARL-HENRIK

    IPC: H01L23/544 ,  G01N27/04 ,  H01L21/66

    Abstract: Prüfstruktur (300), aufweisend:eine dielektrische Schicht (305);einen an die dielektrische Schicht (305) angrenzenden ersten leitfähigen Bereich;einen von dem ersten leitfähigen Bereich durch die dielektrische Schicht (305) getrennten zweiten leitfähigen Bereich;eine erste Prüfkontaktstelle (321);eine erste leitende Leitung (311), die die erste Prüfkontaktstelle (321) mit dem ersten leitfähigen Bereich koppelt;eine zweite Prüfkontaktstelle (322);eine zweite leitende Leitung (312), die die zweite Prüfkontaktstelle (322) mit dem ersten leitfähigen Bereich koppelt; undeine elektrisch mit dem zweiten leitfähigen Bereich gekoppelte dritte Prüfkontaktstelle (323);wobei die erste leitende Leitung (311) zwischen der ersten Prüfkontaktstelle (321) und dem ersten leitfähigen Bereich einen ersten Widerstand aufweist und wobei die zweite leitende Leitung (312) zwischen der zweiten Prüfkontaktstelle (322) und dem ersten leitfähigen Bereich einen zweiten Widerstand aufweist, wobei die zweite leitende Leitung (312) schmäler als die erste leitende Leitung (311) ist, und wobei der erste Widerstand kleiner als der zweite Widerstand ist.

    Halbleiterentladungsbauelemente und Herstellungsverfahren dafür
    9.
    发明专利
    Halbleiterentladungsbauelemente und Herstellungsverfahren dafür 未知

    公开(公告)号：DE102012100189A1

    公开(公告)日：2012-07-12

    申请号：DE102012100189

    申请日：2012-01-11

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MARTIN ANDREAS ,  SCHUETZ ALFRED ,  ZIMMERMANN GUNNAR

    IPC: H01L23/58 ,  H01L21/768 ,  H01L21/822 ,  H01L23/60

    Abstract: In einer Ausführungsform enthält ein Verfahren zum Herstellen eines Halbleiterbauelements das Ausbilden eines Wannenbereichs innerhalb eines Substrats (100). Mehrere Transistoren werden innerhalb des und/oder über dem Wannenbereich/s ausgebildet. Das Verfahren enthält ferner das Ausbilden eines ersten Entladungsbauelements (50) innerhalb des Substrats (100). Das erste Entladungsbauelement (50) ist an den Wannenbereich (30) und einen Niederspannungsknoten gekoppelt. Während nachfolgender Verarbeitung entlädt das erste Entladungsbauelement (50) Ladung aus dem Wannenbereich (30).

    Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen
    10.
    发明专利
    Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen 未知

    公开(公告)号：DE102012100189B4

    公开(公告)日：2020-12-31

    申请号：DE102012100189

    申请日：2012-01-11

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MARTIN ANDREAS ,  SCHUETZ ALFRED ,  ZIMMERMANN GUNNAR

    IPC: H01L23/58 ,  H01L21/768 ,  H01L21/822 ,  H01L23/60

    Abstract: Halbleiterstruktur, aufweisend:· einen ersten Wannenbereich (30) mit mehreren Transistoren, die in einem Substrat (100) angeordnet sind; und· ein erstes Entladungsbauelement (50) mit einem ersten Transistor (51) mit einem ersten Source-/Drain-Bereich (110), einem zweiten Source-/Drain-Bereich (115) und einem ersten Gate-Bereich (205), wobei der erste Source-/Drain-Bereich (110) an den ersten Wannenbereich (30) gekoppelt ist, wobei der zweite Source-/Drain-Bereich (115) an einen Niederspannungsknoten gekoppelt ist, wobei der erste Gate-Bereich (205) an eine erste Antenne (80) gekoppelt ist; und• ein zweites Entladungsbauelement (60) mit einem zweiten Transistor (52) mit einem dritten Source-/Drain-Bereich (120), einem vierten Source-/Drain-Bereich (125) und einem zweiten Gate-Bereich (206),• wobei der dritte Source-/Drain-Bereich (120) an den zweiten Wannenbereich (20) gekoppelt ist, wobei der vierte Source-/Drain-Bereich (125) an den Niederspannungsknoten gekoppelt ist,• wobei der zweite Gate-Bereich (206) an eine zweite Antenne (90) gekoppelt ist, und• wobei der erste Transistor (51) ein p-Kanal-Metall-Isolator-Halbleitertransistor ist, und wobei der zweite Transistor (52) ein n-Kanal-Metall-Isolator-Halbleitertransistor ist.

Patent Agency Ranking