公开(公告)号：JP2007019515A

公开(公告)日：2007-01-25

申请号：JP2006187597

申请日：2006-07-07

Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アクチエンゲゼルシャフト

Inventor： HIELEMANN MATTHIAS ,  LIAN JINGYU ,  STIERSTORFER RUDOLF

IPC: H01L21/8238 ,  H01L21/76 ,  H01L21/762 ,  H01L27/08 ,  H01L27/092 ,  H01L29/786 ,  H01L41/08 ,  H01L41/18

CPC classification number: H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1203 ,  H01L29/517 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846 ,  H01L29/7849

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device in which mobility of carriers in a transistor can be improved.
SOLUTION: The semiconductor device 100 is provided with an n-channel transistor 118 arranged on a semiconductor substrate, a p-channel transistor 116 arranged on the semiconductor substrate, and a piezoelectric liner 110 adjacent to the n-channel transistor 118 and the p-channel transistor 116.
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供可以提高晶体管中载流子迁移率的半导体器件。 解决方案：半导体器件100设置有布置在半导体衬底上的n沟道晶体管118，布置在半导体衬底上的p沟道晶体管116和与n沟道晶体管118相邻的压电衬垫110，以及 p沟道晶体管116.（C）2007，JPO＆INPIT

公开(公告)号：DE102006062917B4

公开(公告)日：2017-03-23

申请号：DE102006062917

申请日：2006-06-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIERLEMANN MATTHIAS ,  STIERSTORFER RUDOLF ,  LIAN JINGYU

IPC: H01L27/092

Abstract: Verfahren zum Betreiben eines Transistorbauelements (100), wobei das Verfahren folgendes umfasst: Durchschalten eines Transistors (116, 118) eines ersten Leitfähigkeitstyps; während der Transistor (116, 118) des ersten Leitfähigkeitstyps eingeschaltet ist oder eingeschaltet wird, Anlegen einer Spannung an eine Schicht (110, 140) an oder neben dem Transistor (116, 118) derart, dass ein Stress im Kanal des Transistors (116, 118) verursacht wird, der die Ladungsträgerbeweglichkeit erhöht; Abschalten des Transistors (116, 118) des ersten Leitfähigkeitstyps und während der Transistor (116, 118) des ersten Leitfähigkeitstyps ausgeschaltet ist oder ausgeschaltet wird, Entfernen der Spannung von der Schicht (110, 140) an oder neben dem Transistor (116, 118), um dadurch nicht länger den Stress in dem Transistor (116, 118) zu verursachen, wobei das Anlegen der Spannung an eine Schicht (110, 140) an oder neben dem Transistor (116, 118) das Anlegen der Spannung an eine piezoelektrische Schicht umfasst.

公开(公告)号：DE102006029235B4

公开(公告)日：2013-10-17

申请号：DE102006029235

申请日：2006-06-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIERLEMANN MATTHIAS ,  LIAN JINGYU ,  STIERSTORFER RUDOLF

IPC: H01L27/092 ,  H01L21/336 ,  H01L21/762 ,  H01L21/8238 ,  H01L27/12

Abstract: Halbleiterbauelement (100), das folgendes umfaßt: einen in einem Halbleiterkörper (106) angeordneten n-Kanal-Transistor (118); einen in einem Halbleiterkörper (104) angeordneten p-Kanal-Transistor (116) und eine piezoelektrische Schicht (140) neben oder an dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor, wobei die piezoelektrische Schicht (140) auf ein erstes Potential (V2) an einem Abschnitt an dem n-Kanal-Transistor (118) und auf ein zweites Potential (V1) an einem Abschnitt an dem p-Kanal-Transistor vorgespannt werden kann, wobei die piezoelektrische Schicht (140) über dem n-Kanal-Transistor (118) und dem p-Kanal-Transistor (116) liegt, wobei die piezoelektrische Schicht (140) über den Drainkontakt oder den Sourcekontakt vorgespannt werden kann oder wobei die Gatespannungen an entsprechende Abschnitte der piezoelektrischen Schicht (140) angelegt werden können.

公开(公告)号：DE102006062916B3

公开(公告)日：2014-10-16

申请号：DE102006062916

申请日：2006-06-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STIERSTORFER RUDOLF ,  HIERLEMANN MATTHIAS ,  LIAN JINGYU

IPC: H01L21/8232 ,  H01L21/762 ,  H01L27/092 ,  H01L29/78

Abstract: Verfahren zum Herstellen und Betreiben eines Halbleiterbauelements (100), wobei das Verfahren folgendes umfasst: Ausbilden eines Transistors (116, 118) an der Oberfläche eines Halbleiterkörpers (102); Ausbilden einer piezoelektrischen Schicht (110, 140) neben dem Transistor (116, 118), und elektrisches Koppeln mindestens eines Abschnitts der piezoelektrischen Schicht (110, 140) an einen Spannungsknoten, wobei der Spannungsknoten ein Signal führt, das bewirkt, dass die piezoelektrische Schicht (110, 140) in dem Transistor (116, 118) einen Stress verursacht, wenn der Transistor durchgeschaltet wird, wobei die Ladungsträgermobilität in dem verformten Transistor (116, 118) verbessert wird, und wobei das Ausbilden der piezoelektrischen Schicht (110) neben dem Transistor (116, 118) das Ausbilden der piezoelektrischen Schicht (110, 140) in einem Isolationsgraben (108) entlang des Transistors (116, 118) umfasst.

公开(公告)号：DE102006062917A1

公开(公告)日：2011-11-10

申请号：DE102006062917

申请日：2006-06-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIERLEMANN MATTHIAS ,  STIERSTORFER RUDOLF ,  LIAN JINGYU

IPC: H01L27/092

Abstract: Eine bevorzugte Ausführungsform der Erfindung stellt ein Halbleiterbauelement bereit. Ein bevorzugtes Bauelement umfasst einen n-Kanal-Transistor und einen p-Kanal-Transistor, in einem Halbleiterkörper angeordnet und eine piezoelektrische Schicht über dem n-Kanal-Transistor und dem p-Kanal-Transistor. Bei einer bevorzugten Ausführungsform der Erfindung ist die piezoelektrische Schicht auf ein erstes Potential an einem Abschnitt in der Nähe des n-Kanal-Transistors und auf ein zweites Potential als ein Abschnitt in der Nähe des p-Kanal-Transistors vorgespannt.

公开(公告)号：DE102006029235A1

公开(公告)日：2007-02-15

申请号：DE102006029235

申请日：2006-06-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIERLEMANN MATTHIAS ,  LIAN JINGYU ,  STIERSTORFER RUDOLF

IPC: H01L27/092

Abstract: A preferred embodiment of the invention provides a semiconductor device. A preferred device comprises an n-channel transistor and a p-channel transistor disposed in a semiconductor body and a piezoelectric layer overlying the n-channel transistor and the p-channel transistor. In a preferred embodiment of the invention, the piezoelectric layer is biased to a first potential at a portion near the n-channel transistor and is biased to a second potential as a portion near the p-channel transistor.