公开(公告)号：DE102019123443A1

公开(公告)日：2020-03-12

申请号：DE102019123443

申请日：2019-09-02

Applicant: INTEL CORP

Inventor： LUEH GUEI-YUAN ,  ASHAR PRATIK ,  MAIYURAN SUBRAMANIAM ,  PAL SUPRATIM ,  CHEN WEI-YU

IPC: G06F9/48 ,  G06T1/20

Abstract: Es wird eine Vorrichtung zum Fördern des gemeinsamen Benutzens von Registern offenbart. Die Vorrichtung enthält einen oder mehrere Prozessoren, um einen ersten Maschinencode, der ein erstes Universalregister-pro-Thread-Verhältnis (GRF-pro-Thread-Verhältnis) aufweist, zu erzeugen, ein Auftreten einer oder mehrerer Überlauf-/Füllanweisungen in dem ersten Maschinencode zu detektieren und einen zweiten Maschinencode, der ein zweites GRF-pro-Thread-Verhältnis aufweist, bei der Detektion einer oder mehrerer Überlauf-/Füllanweisungen in dem ersten Maschinencode zu erzeugen, wobei das zweite GRF-pro-Thread-Verhältnis auf einem Deaktivieren eines ersten von mehreren Hardware-Threads basiert.