公开(公告)号：DE102018006744A1

公开(公告)日：2019-04-04

申请号：DE102018006744

申请日：2018-08-24

Applicant: INTEL CORP

Inventor： BABOKIN DMITRY Y ,  DOSHI KSHITIJ A ,  SUKHOMLINOV VADIM

IPC: G06F9/30

Abstract: Detailliert beschrieben werden Ausführungsformen im Zusammenhang mit Bitmatrixmultiplikation in einem Prozessor. Beispielsweise umfasst ein Prozessor in einigen Ausführungsformen Folgendes: Decodierungsschaltungsanordnungen zum Decodieren eines Befehls mit Feldern für einen Opcode, eine Kennung einer ersten Quellbitmatrix, eine Kennung einer zweiten Quellbitmatrix, eine Kennung einer Zielbitmatrix und einen Direktoperanden, und Ausführungsschaltungsanordnungen zum Ausführen des decodierten Befehls zum Durchführen einer Multiplikation einer Matrix aus S-Bit-Elementen der identifizierten ersten Quellbitmatrix mit S-Bit-Elementen der identifizierten zweiten Quellbitmatrix, wobei die Multiplikations- und Akkumulationsoperationen durch den Operationsselektor ausgewählt werden und ein Ergebnis der Matrixmultiplikation in die identifizierte Zielbitmatrix speichern, wobei S eine Mehrfachbitgröße anzeigt, wird beschrieben.