公开(公告)号：DE102019105288A1

公开(公告)日：2019-10-02

申请号：DE102019105288

申请日：2019-03-01

Applicant: INTEL CORP

Inventor： CHILIKIN ANDREY ,  SUKHOMLINOV VADIM

IPC: H04L12/861

Abstract: Technologien für die Paketweiterleitung unter Eingangswarteschlangenüberlaufbedingungen umfassen eine Rechenvorrichtung, die dazu ausgelegt ist, ein Netzpaket von einer anderen Rechenvorrichtungen zu empfangen, zu bestimmen, ob ein globaler Paketpuffer des NIC voll ist, und als Antwort auf eine Bestimmung, dass der globale Paketpuffer voll ist, zu bestimmen, ob alle globalen Paketpuffereinträge weitergeleitet werden sollen. Die Rechenvorrichtung ist zudem dazu ausgelegt, als Antwort auf eine Bestimmung, nicht alle globalen Paketpuffereinträge weiterzuleiten, einen Auswahlfilter mit einer oder mehreren Eigenschaften des empfangenen Netzpakets zu vergleichen und als Antwort auf eine Bestimmung, dass das Auswahlfilter mit der einen oder den mehreren Eigenschaften des empfangenen Netzpakets übereinstimmt, das empfangene Netzpaket an einen vordefinierten Ausgang weiterzuleiten. Andere Ausführungsformen werden hierin beschrieben.

公开(公告)号：DE102019105069A1

公开(公告)日：2019-10-02

申请号：DE102019105069

申请日：2019-02-28

Applicant: INTEL CORP

Inventor： SUKHOMLINOV VADIM ,  DOSHI KSHITIJ ,  MELIK-ADAMYAN AREG

IPC: H04L29/06

Abstract: Technologien zur Netzpaketverarbeitung zwischen Cloud- und Telekommunikationsnetzen umfassen eine Netzrechenvorrichtung, die zwei Anwendungsschichtpaketübersetzer (ALPTs) enthält. Der erste ALPT ist dazu ausgelegt, ein Netzpaket von einer Rechenvorrichtung in einem Telekommunikationsnetz zu empfangen, eine Instanz einer virtuellen Netzfunktion (VNF-Instanz) zu identifizieren und eine Anwendungsschichteinkapselung mindestens eines Teils der Daten des empfangenen Netzpakets als Parameter eines Fernprozeduraufrufs (RPC), der der identifizierten VNF-Instanz zugeordnet ist, durchzuführen. Der erste ALPT ist ferner dazu ausgelegt, die identifizierte VNF-Instanz unter Verwendung eines API-Aufrufs, der dem RPC entspricht, der den RPC-Parameter enthält, aufzurufen, und die VNF-Instanz ist dazu ausgelegt, eine RPC-Aufrufantwort an den zweiten ALPT zu senden. Der zweite ALPT ist dazu ausgelegt, ein neues Netzpaket als Funktion der RPC-Aufrufantwort zu erstellen und das neue Netzpaket an eine weitere Rechenvorrichtung in einem Cloud-Netz zu senden.

公开(公告)号：DE102020115843A1

公开(公告)日：2021-01-21

申请号：DE102020115843

申请日：2020-06-16

Applicant: INTEL CORP

Inventor： DOSHI KSHITIJ A ,  SUKHOMLINOV VADIM ,  GUIM BERNAT FRANCESC

IPC: G06F1/26

Abstract: Daten werden für Redundanz in persistentem Speicher in Knoten in einem Computercluster gespiegelt. Die Daten können aus dem persistenten Speicher in einem ausgefallenen Knoten mittels einer energiesparenden Netzwerkschnittstelle in dem ausgefallenen Knoten durch einen anderen Knoten in dem Computercluster wiederhergestellt werden.

公开(公告)号：DE102018210537A1

公开(公告)日：2019-01-03

申请号：DE102018210537

申请日：2018-06-27

Applicant: INTEL CORP

Inventor： SUKHOMLINOV VADIM ,  DOSHI KSHITIJ

IPC: G06F9/54

Abstract: Eine Rechenvorrichtung, die umfasst: eine Hardware-Rechenplattform; und Logik zum Arbeiten auf der Hardware-Rechenplattform, die zu Folgendem ausgelegt ist: Empfangen einer Mikrodienst-Instanz-Registrierung für einen Mikrodienst-Beschleuniger, wobei die Registrierung einen Mikrodienst, den der Mikrodienst-Beschleuniger bereitstellen soll, und eine Mikrodienst-Verbindungsfähigkeit, die eine Fähigkeit der Mikrodienst-Instanz angibt, direkt mit anderen Instanzen des gleichen oder eines anderen Mikrodienstes zu kommunizieren, umfasst; und Protokollieren der Registrierung in einer Mikrodienst-Registrierungsdatenbank.

公开(公告)号：DE102018006744A1

公开(公告)日：2019-04-04

申请号：DE102018006744

申请日：2018-08-24

Applicant: INTEL CORP

Inventor： BABOKIN DMITRY Y ,  DOSHI KSHITIJ A ,  SUKHOMLINOV VADIM

IPC: G06F9/30

Abstract: Detailliert beschrieben werden Ausführungsformen im Zusammenhang mit Bitmatrixmultiplikation in einem Prozessor. Beispielsweise umfasst ein Prozessor in einigen Ausführungsformen Folgendes: Decodierungsschaltungsanordnungen zum Decodieren eines Befehls mit Feldern für einen Opcode, eine Kennung einer ersten Quellbitmatrix, eine Kennung einer zweiten Quellbitmatrix, eine Kennung einer Zielbitmatrix und einen Direktoperanden, und Ausführungsschaltungsanordnungen zum Ausführen des decodierten Befehls zum Durchführen einer Multiplikation einer Matrix aus S-Bit-Elementen der identifizierten ersten Quellbitmatrix mit S-Bit-Elementen der identifizierten zweiten Quellbitmatrix, wobei die Multiplikations- und Akkumulationsoperationen durch den Operationsselektor ausgewählt werden und ein Ergebnis der Matrixmultiplikation in die identifizierte Zielbitmatrix speichern, wobei S eine Mehrfachbitgröße anzeigt, wird beschrieben.

公开(公告)号：DE112017001654T5

公开(公告)日：2018-12-20

申请号：DE112017001654

申请日：2017-03-01

Applicant: INTEL CORP

Inventor： SUKHOMLINOV VADIM ,  DOSHI KSHITIJ A ,  VENKATESAN NAMAKKAL N

IPC: G06F12/0802

Abstract: Technologien für regionsbasierte Cacheverwaltung schließt eine Netzwerkrechenvorrichtung ein. Die Netzwerkrechenvorrichtung ist dazu ausgelegt, einen zugeteilten Teil Hauptspeicher der Netzwerkrechenvorrichtung in mehrere Speicherregionen zu teilen, jede Speicherregion aufweisend einen Cacheblock, der mehrere Cachezeilen eines Cachespeichers des Prozessors einschließt. Die Netzwerkrechenvorrichtung ist ferner dazu ausgelegt, festzustellen, ob eine für eine Räumung aus dem Cachespeicher ausgewählte Cachezeile einer der mehreren Speicherregionen entspricht und, wenn ja, einen mit der entsprechenden Speicherregion verbundenen dynamisch anpassbaren Bias-Wert (d. h. eine fraktionale Wahrscheinlichkeit) abzurufen. Zusätzlich ist die Netzwerkrechenvorrichtung dazu ausgelegt, einen Bias-Vergleichswert für die entsprechende Speicherregion zu erzeugen, den Bias-Wert der entsprechenden Speicherregion und den für die entsprechende Speicherregion erzeugten Bias-Vergleichswert zu vergleichen und festzustellen, ob die Cachezeile basierend auf dem Vergleich geräumt werden soll. Andere Ausführungsformen werden hierin beschrieben.

公开(公告)号：DE112018004348T5

公开(公告)日：2020-05-07

申请号：DE112018004348

申请日：2018-08-28

Applicant: INTEL CORP

Inventor： SUKHOMLINOV VADIM ,  DOSHI KSHITIJ ,  MUNAFO TAMIR DAMIAN

IPC: B60W50/04 ,  B60W50/00

Abstract: Verfahren, Einrichtungen, Systeme und Herstellungsartikel werden hier offenbart, umfassend ein Überwachungssystem , einen Bildsensor, um Bilddaten einer Vorrichtung zu erhalten, und einen Regler, um zu verursachen, dass der Bildsensor Bilddaten der Vorrichtung erhält, eine Impression aus den Bilddaten bildet, die Impression und die Bilddaten verwendet, um ein Urteil abzugeben.

公开(公告)号：DE102019109367A1

公开(公告)日：2020-01-02

申请号：DE102019109367

申请日：2019-04-09

Applicant: INTEL CORP

Inventor： DOSHI KSHITIJ ,  NAYSHTUT ALEX ,  GUIM BERNAT FRANCESC ,  SUKHOMLINOV VADIM

IPC: G06F21/54

Abstract: Die vorliegende Offenbarung ist auf Systeme und Verfahren zum Vermindern oder Beseitigen der Wirksamkeit eines Seitenkanalangriffs wie etwa eines Angriffs vom Typ Meltdown oder Spectre gerichtet, indem selektiv eine variable, aber kontrollierte Menge an Unsicherheit in die extern zugänglichen Systemparameter, die für den Angreifer sichtbar und nützlich sind, eingebracht wird. Die hierin beschriebenen Systeme und Verfahren schaffen eine Störungsschaltungsanordnung, die eine Störungsauswahlschaltungsanordnung und eine Störungsblockschaltungsanordnung umfasst. Die Störungsauswahlschaltungsanordnung detektiert einen möglichen Angriff durch Überwachen der von dem Prozessor erzeugten Leistungs-/Zeitverlaufsdaten. Bei Detektieren eines Angriffs bestimmt die Störungsauswahlschaltungsanordnung eine variable Menge an Unsicherheit, die in die extern zugänglichen Systemdaten eingebracht werden soll. Die Störungsblockschaltungsanordnung fügt die bestimmte Unsicherheit zu den extern zugänglichen Systemdaten hinzu. Die hinzugefügte Unsicherheit kann auf der Häufigkeit oder dem Intervall der Ereignisse, die auf einen Angriff hinweisen, beruhen.

公开(公告)号：DE102019109357A1

公开(公告)日：2020-01-02

申请号：DE102019109357

申请日：2019-04-09

Applicant: INTEL CORP

Inventor： DOSHI KSHITIJ ,  SUKHOMLINOV VADIM

IPC: G06F9/34

Abstract: Die vorliegende Offenbarung betrifft Systeme und Verfahren, die Cache-Operations-Speicherungsschaltkreise umfassen, die die Cache-Linien-Ausräum- bzw. CLFLUSH-Operation selektiv freigeben/sperren. Die Cache-Operations-Speicherungsschaltkreise können auch selektiv die CLFLUSH-Operation mit einer oder mehreren Ersatzoperationen ersetzen, die ähnliche Funktionalität bereitstellen, aber nützlicherweise und vorteilhafterweise verhindern, dass ein Attackierer Prozessor-Cache-Schaltkreise während einer auf Timing basierenden Seitenkanalattacke, wie Spectre oder Meltdown, in einen bekannten Zustand versetzt. Die Cache-Operations-Speicherungsschaltkreise umfassen modellspezifische Register (MSR), die Informationen enthalten, mit denen bestimmt wird, ob CLFLUSH-Funktionalität freizugeben/zu sperren ist. Die Cache-Operations-Speicherungsschaltkreise können modellspezifische Register (MSR) umfassen, die Informationen enthalten, mit denen geeignete Ersatzoperationen ausgewählt werden, wie etwa Cache-Linien-Zurückstufung (CLDEMOTE) und/oder Cache-Linien-Rückschreiben (CLWB), um die CLFLUSH-Operationen selektiv zu ersetzen.

公开(公告)号：DE102019108266A1

公开(公告)日：2020-01-02

申请号：DE102019108266

申请日：2019-03-29

Applicant: INTEL CORP

Inventor： SUKHOMLINOV VADIM ,  DOSHI KSHITIJ ,  LEMAY MICHAEL ,  BABOKIN DMITRY YURIEVICH ,  MELIK-ADAMYAN AREG

IPC: G06F9/448

Abstract: Ausführungsformen betreffen Techniken zum Detektieren einer ersten Funktion, die einem Adressenraum zugeordnet ist, die eine Aufrufanweisung an eine zweite Funktion in dem Adressenraum einleitet, wobei die erste Funktion die zweite Funktion in einem deprivilegierten Betriebsmodus aufrufen soll, und Definieren zugänglicher Adressenbereiche für Segmente des Adressenraums für die zweite Funktion, wobei jedes Segment einen anderen Adressenbereich in dem Adressenraum aufweisen soll, worin es der zweiten Funktion gestattet ist, im deprivilegierten Betriebsmodus zuzugreifen. Ausführungsformen umfassen Wechseln zu dem Stapel, der dem zweiten Adressenraum und der zweiten Funktion zugeordnet ist, und Einleiten der Ausführung der zweiten Funktion in dem deprivilegierten Betriebsmodus.