公开(公告)号：DE102020118312A1

公开(公告)日：2021-02-18

申请号：DE102020118312

申请日：2020-07-10

Applicant: INTEL CORP

Inventor： GANGULI MRITTIKA ,  CHANDRAN SUGESH ,  SARANGAM PARTHASARATHY ,  SEN SUJOY ,  BALLE SUSANNE M ,  SANKARAN RAJESH M

IPC: G06F15/173 ,  G06F13/00 ,  G06F15/82 ,  H04L12/28

Abstract: Technologien für Netzwerkschnittstellen-Steuerungen (NICs) umfassen einen Rechenschlitten und einen Beschleunigerschlitten in Kommunikation über ein Netzwerk. Der Beschleunigerschlitten konfiguriert einen Virtueller-Schalter-Endpunkt, der einer Remote Direct Memory Access- (RDMA) Serverinstanz zugeordnet ist, die einem feldprogrammierbaren Gate-Array (FPGA) des Beschleunigerschlittens zugeordnet ist. Der Beschleunigerschlitten aktualisiert lokale softwaredefinierte Networking- (SDN) Tabellen mit einem virtuellen Tunnel, der dem Virtueller-Schalter-Endpunkt und einem entfernten Rechenschlitten zugeordnet ist. Ein virtueller Schalter des Beschleunigerschlittens schaltet virtuellen Tunnelverkehr von dem entfernten Rechenschlitten zu der RDMA-Serverinstanz, die Daten zu oder von dem FPGA überträgt. Der Rechenschlitten aktualisiert auch eine lokale SDN-Tabelle mit dem virtuellen Tunnel, und ein virtueller Schalter des Rechenschlittens schaltet virtuellen Tunnelverkehr zu oder von dem Beschleunigerschlitten. Andere Ausführungsbeispiele sind beschrieben und beansprucht.