公开(公告)号：DE112013007486T5

公开(公告)日：2016-07-14

申请号：DE112013007486

申请日：2013-12-05

Applicant: INTEL CORP

Inventor： AUGUST NATHANIEL J ,  JAIN PULKIT ,  RUSU STEFAN ,  HAMZAOGLU FATIH ,  VENKATASAN RANGHARAJAN ,  KHELLAH MUHAMMAD ,  AUGUSTINE CHARLES ,  TOKUNAGA CARLOS ,  TSCHANZ JAMES W ,  WANG YIH

IPC: G11C13/00

Abstract: Es wird eine Vorrichtung beschrieben, die eine Speicherzelle mit Retention unter Verwendung eines resistiven Speichers aufweist. Die Vorrichtung umfasst Folgendes: ein Speicherelement mit einer ersten invertierenden Vorrichtung, die über Kreuz mit einer zweiten invertierenden Vorrichtung geschaltet ist, eine Wiederherstellungsschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Wiederherstellungsschaltung mit einem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine dritte invertierende Vorrichtung, die mit dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine vierte invertierende Vorrichtung, die mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist, und eine Speicherschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Speicherschaltung mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist.

公开(公告)号：DE112019002240T5

公开(公告)日：2021-01-21

申请号：DE112019002240

申请日：2019-06-27

Applicant: INTEL CORP

Inventor： JAIN PULKIT ,  ARSLAN UMUT ,  HAMZAOGLU FATIH

IPC: G11C13/00

Abstract: Einige Ausführungsformen beinhalten Vorrichtungen mit einem resistiven Speichergerät und Verfahren zum Anwenden einer Kombination aus Spannungsstufung, Stromstufung und Impulsbreitenstufung während eines Vorgangs des Änderns eines Widerstands einer Speicherzelle des resistiven Speichergerätes. Die Vorrichtungen beinhalten auch eine Schreibabschlussschaltung zum Begrenzen eines Antriebsstroms, der an eine Speicherzelle des resistiven Speichergerätes bereitgestellt wird, während einer bestimmten Zeit eines Vorgangs, der an der Speicherzelle durchgeführt wird. Die Vorrichtungen beinhalten ferner einen programmierbaren veränderlichen Widerstand und eine Widerstandssteuerschaltung, die während eines Abtastvorgangs des Speichergerätes arbeiten.

公开(公告)号：DE102020103537A1

公开(公告)日：2020-09-24

申请号：DE102020103537

申请日：2020-02-11

Applicant: INTEL CORP

Inventor： KARPOV ELIJAH ,  DOYLE BRIAN ,  SHARMA ABHISHEK ,  MAJHI PRASHANT ,  JAIN PULKIT

IPC: H01L27/08 ,  G11C11/24 ,  H01L27/11

Abstract: Ausführungsbeispiele hierin beschreiben Techniken für ein Halbleiterbauelement, umfassend ein SRAM-Bauelement, das mehrere SRAM-Speicherzellen aufweist, und einen Kondensator, gekoppelt mit dem SRAM-Bauelement. Der Kondensator umfasst eine erste Platte, eine zweite Platte und eine Kondensatordielektrikumsschicht zwischen der ersten Platte und der zweiten Platte. Der Kondensator ist ausgebildet, um Leistung parallel zu den mehreren SRAM-Speicherzellen des SRAM-Bauelements für eine Zeitperiode zu liefern. Andere Ausführungsbeispiele können beschrieben und/oder beansprucht sein.

公开(公告)号：EP3238214A4

公开(公告)日：2018-08-01

申请号：EP15873922

申请日：2015-11-17

Applicant: INTEL CORP

Inventor： JAIN PULKIT ,  HAMZAOGLU FATIH ,  WEI LIQIONG

IPC: G11C11/16 ,  G06F3/06 ,  G11C11/15

CPC classification number: G11C11/1675 ,  G06F3/0611 ,  G06F3/0634 ,  G06F3/0679 ,  G11C11/16 ,  G11C11/1653 ,  G11C11/1655 ,  G11C11/1659

Abstract: An apparatus is described that includes a bit line. The apparatus also includes first and second storage cells coupled to the bit line. The first storage cell has a first access transistor. The first access transistor is coupled to a first line resistance. The second storage cell has a second access transistor. The second access transistor is coupled to a second line resistance. The second line resistance is greater than the first line resistance. The apparatus also includes first and second drivers that are coupled to the bit line. The second driver is a stronger driver than the first driver. The apparatus also includes circuitry to select the first driver to write information into the first storage cell and select the second driver to write information into the second storage cell.