公开(公告)号：DE112008002056T5

公开(公告)日：2010-09-02

申请号：DE112008002056

申请日：2008-07-31

Applicant: INTEL CORP

Inventor： RAVI ASHOKE ,  DEGANI OFIR ,  LAKDAWALA HASNAIN

IPC: H04B1/04

公开(公告)号：GB2464637A

公开(公告)日：2010-04-28

申请号：GB201001556

申请日：2008-07-31

Applicant: INTEL CORP

Inventor： RAVI ASHOKE ,  DEGANI OFIR ,  LAKDAWALA HASNAIN

IPC: H03F1/02 ,  H03F3/217 ,  H04L27/26 ,  H04L27/36

Abstract: Briefly, in accordance with one or more embodiments, a transmitter comprises four phase modulators to provide four path phase modulation. The phase modulators modulate local oscillator signals with control signals derived from quadrature baseband data to be transmitted to result in four phase modulated signals. The four phase modulated signals may be combined to provide a pulse position and pulse width modulated signal that may have a constant, or nearly constant, amplitude. The frequency spectrum of the control signals have narrower bandwidths and greater out of band attenuation resulting in higher suppression of out of channel and out of band noise.

公开(公告)号：WO2010036601A3

公开(公告)日：2010-07-01

申请号：PCT/US2009057649

申请日：2009-09-21

Applicant: INTEL CORP ,  LAKDAWALA HASNAIN ,  KRISHNAMURTHY SOUMYANATH

Inventor： LAKDAWALA HASNAIN ,  KRISHNAMURTHY SOUMYANATH

IPC: H03M3/00 ,  H03M1/02 ,  H03M3/02

CPC classification number: H03M3/344 ,  H03M3/46

Abstract: Embodiments provide apparatuses, systems, and methods to convert an analog signal input into a sigma-delta digital output at a high sampling rate and correct for noise components of the digital output. An analog filter coupled to a sigma-delta converter accepts a noise-shaped analog signal from the sigma-delta converter to attenuate signal components of the noise-shaped analog signal at a plurality of folding frequencies associated with a sampling rate of a low-speed Analog-To-Digital (ADC) to produce a filtered output. The low-speed ADC is coupled to an output of the analog filter and samples the filtered output of the analog filter at a sampling rate slower than the high sample rate to output an ADC digital output. Other embodiments may be described and claimed.

Abstract translation: 实施例提供了以高采样率将模拟信号输入转换为西格玛 - 德尔塔数字输出并且校正数字输出的噪声分量的设备，系统和方法。 耦合到西格玛 - 德尔塔转换器的模拟滤波器接受来自西格玛 - 德尔塔转换器的噪声整形模拟信号，以在与低速采样率相关联的多个折叠频率处衰减噪声整形模拟信号的信号分量 模数转换器（ADC）产生滤波输出。 低速ADC耦合到模拟滤波器的输出，并以低于高采样率的采样速率对模拟滤波器的滤波输出进行采样，以输出ADC数字输出。 其他实施例可以被描述和要求保护。

公开(公告)号：WO2009018222A2

公开(公告)日：2009-02-05

申请号：PCT/US2008071371

申请日：2008-07-28

Applicant: INTEL CORP ,  LAKDAWALA HASNAIN ,  RAVI ASHOKE ,  DEGANI OFRI ,  HOD ITSHAK

Inventor： LAKDAWALA HASNAIN ,  RAVI ASHOKE ,  DEGANI OFRI ,  HOD ITSHAK

IPC: H03K7/08

CPC classification number: H03K7/10 ,  H03F3/2178 ,  H04B1/0483 ,  H04L25/4902

Abstract: Briefly, in accordance with one or more embodiments, in a pulse position and pulse position modulation out-phasing transmitter, the range of the phase angle, theta, may be divided into more than one range to drive a first power amplifier with a first range of theta, and to drive a second power amplifier with a second range of theta. In one or more embodiments, a main power amplifier is driven with a first phase range having a higher probability density function, and an overload power amplifier is driven with a first phase range having a lower probability density function. In one or more embodiments, a full adder may be used to combine the two phases wherein the sum signal is used to drive the main power amplifier, and the carry signal is used to drive the overload power amplifier.

Abstract translation: 简而言之，根据一个或多个实施例，在脉冲位置和脉冲位置调制失相发射机中，相角θ的范围可以被分成多于一个的范围，以驱动具有第一范围的第一功率放大器 并且用第二范围θ驱动第二功率放大器。 在一个或多个实施例中，用具有较高概率密度函数的第一相位范围驱动主功率放大器，并且用具有较低概率密度函数的第一相位范围驱动过载功率放大器。 在一个或多个实施例中，可以使用全加器来组合两相，其中和信号被用于驱动主功率放大器，并且进位信号被用于驱动过载功率放大器。

公开(公告)号：DE112008002056B4

公开(公告)日：2016-06-09

申请号：DE112008002056

申请日：2008-07-31

Applicant: INTEL CORP

Inventor： RAVI ASHOKE ,  DEGANI OFIR ,  LAKDAWALA HASNAIN

IPC: H04B1/04 ,  H03C3/40

Abstract: Vorrichtung (200), gekennzeichnet durch: einen Frequenzsynthesizer (210) zum Erzeugen eines ersten lokalen Oszillatorsignals (212) und eines zweiten lokalen Oszillatorsignals (214); vier Phasenmodulatoren (216) zum Modulieren der lokalen Oszillatorsignale (212, 214) mit Steuersignalen θI und θQ, die von Quadratur-Basisbanddaten I(t) und Q(t), die gesendet werden sollen, abgeleitet sind, wobei die vier Phasenmodulatoren vier phasenmodulierte Signale (230, 232, 234, 236) liefern; wobei der erste Phasenmodulator (216) das erste Oszillatorsignal (212) zu cos(ωt + θI) moduliert, um das erste phasenmodulierte Signal (230) zu erzeugen, wobei der zweite Phasenmodulator (216) das erste Oszillatorsignal (212) zu cos(ωt –θI) moduliert, um das zweite phasenmodulierte Signal (232) zu erzeugen, und wobei der dritte Phasenmodulator (216) das zweite Oszillatorsignal (212) zu sin(ωt + θQ) moduliert, um das dritte phasenmodulierte Signal (234) zu erzeugen, und wobei der vierte Phasenmodulator (216) das zweite Oszillatorsignal (212) zu sin(ωt –θQ) moduliert, um das vierte phasenmodulierte Signal (236) zu erzeugen; und einen Kombinierer (218) zum Kombinieren der vier phasenmodulierten Signale (230, 232, 234, 236) in ein differentielles pulsposition- und pulsbreiten-moduliertes Signal (220, 222), und eine oder mehrere Schaltleistungsverstärker (224) zum Verstärken des differentiellen pulsposition- und pulsbreitenmodulierten Signals (220, 222).

公开(公告)号：DE112008002169T5

公开(公告)日：2010-06-10

申请号：DE112008002169

申请日：2008-08-07

Applicant: INTEL CORP

Inventor： DEGANI OFIR ,  LAKDAWALA HASNAIN ,  RAVI ASHOKE

IPC: H04B1/40 ,  H04B1/00

Abstract: Briefly, in accordance with one or more embodiments, a digital transmitter may comprise two or more phase modulators in a cascaded arrangement. The phase modulators may modulate a local oscillator signal using control signals derived from the quadrature baseband data to be transmitted. A closed loop power control feedback arrangement may be used to compare the output power of the transmitter with a desired output signal, and make corrections to the output signal by modifying at least one of the control signals provided to the cascaded phase modulators.

公开(公告)号：EP2856650A4

公开(公告)日：2016-03-23

申请号：EP12877696

申请日：2012-05-30

Applicant: INTEL CORP

Inventor： LAKDAWALA HASNAIN ,  ASHOKE RAVI ,  OFIR DEGANI ,  ERKAN ALPMAN ,  LU JULIA H ,  ESHEL GORDON

IPC: H03M1/12 ,  H03M1/04 ,  H03M1/50

CPC classification number: H03M1/50 ,  H03M1/04 ,  H03M1/0607

公开(公告)号：DE112008001993B4

公开(公告)日：2013-11-07

申请号：DE112008001993

申请日：2008-07-28

Applicant: INTEL CORP

Inventor： LAKDAWALA HASNAIN ,  RAVI ASHOKE ,  DEGANI OFRI ,  HOD ITSHAK

IPC: H03K7/08

Abstract: Verfahren, das aufweist: Erzeugen eines Signals eines lokalen Oszillators; Modulieren des Signals des lokalen Oszillators mit vier oder mehr Phasenmodulationssignalen auf vier Modulationswegen, um vier oder mehr phasenmodulierte Signale zu erzeugen; Pulsbreitenmodulieren der phasenmodulierten Signale, um zwei oder mehrere pulsphasen- und pulsbreitenmodulierte Signale zu erzeugen; Verstärken der zwei oder der mehreren pulsphasen- und pulsbreitenmodulierten Signale mit zwei oder mehreren Leistungsverstärkern, wobei ein erstes pulsphasen- und pulsbreitenmoduliertes Signal häufiger verstärkt wird, als ein zweites pulsphasen- und pulsbreitenmoduliertes Signal verstärkt wird; und Erzeugen eines Ausgangssignals, das gesendet werden soll.

公开(公告)号：GB2465126B

公开(公告)日：2011-11-09

申请号：GB201003716

申请日：2008-08-07

Applicant: INTEL CORP

Inventor： DEGANI OFIR ,  LAKDAWALA HASNAIN ,  RAVI ASHOKE

IPC: H04L25/49

Abstract: Briefly, in accordance with one or more embodiments, a digital transmitter may comprise two or more phase modulators in a cascaded arrangement. The phase modulators may modulate a local oscillator signal using control signals derived from the quadrature baseband data to be transmitted. A closed loop power control feedback arrangement may be used to compare the output power of the transmitter with a desired output signal, and make corrections to the output signal by modifying at least one of the control signals provided to the cascaded phase modulators.

公开(公告)号：DE112017003827T5

公开(公告)日：2019-04-18

申请号：DE112017003827

申请日：2017-08-30

Applicant: INTEL CORP

Inventor： ESHEL GORDON ,  MAERKOVICH SOPHIA ,  DEGANI OFIR ,  LAKDAWALA HASNAIN

IPC: H03M1/40 ,  H03M1/42

Abstract: Einige Ausführungsformen enthalten Vorrichtungen und Verfahren, die eine Kondensatorschaltung verwenden, um einen Wert eines Eingangssignals abtasten; Komparatoren, um den Wert des Eingangssignals mit einem Bereich von Spannungswerten zu vergleichen und Vergleichsergebnisse bereitzustellen; eine Sukzessives-Approximationsregister(SAR)-Logikschaltung, um erste Bits und zweite Bits basierend auf den Vergleichsergebnissen zu erzeugen; und eine Schaltung, um einen Durchschnittswert eines Werts der zweiten Bits und eines Werts von Bits eines Abschnitts der ersten Bits zu berechnen und Ausgangsbits zu erzeugen, die den Wert des Eingangssignals darstellen, wobei die Ausgangsbits Bits enthalten, die basierend auf dem Durchschnittswert erzeugt werden.