公开(公告)号：WO2007005858A3

公开(公告)日：2007-06-28

申请号：PCT/US2006026024

申请日：2006-06-30

Applicant: INTEL CORP ,  PALASKAS GEORGIOS ,  RAVI ASHOKE ,  CARLTON BRENT ,  NICHOLLS RICHARD ,  LING STANLEY ,  SOUMYANATH KRISHNAMURTHY ,  DINUR NATI

Inventor： PALASKAS GEORGIOS ,  RAVI ASHOKE ,  CARLTON BRENT ,  NICHOLLS RICHARD ,  LING STANLEY ,  SOUMYANATH KRISHNAMURTHY ,  DINUR NATI

IPC: H04B7/06

CPC classification number: H04B7/0613

Abstract: Briefly, some embodiments of the invention provide devices, systems and methods of crosstalk cancellation. For example, an apparatus may include a first transmission path t carry a first signal with information to be transmitted; a second transmission path to carry a second signal with information to be transmitted; a sealer associated with said first transmission path to scale said first signal into a scaled first signal; and a combiner to combine said scaled first signal and said second signal into a combined second signal on said second transmission path.

Abstract translation: 简而言之，本发明的一些实施例提供了串扰消除的设备，系统和方法。 例如，装置可以包括第一传输路径t携带具有待传输信息的第一信号; 第二传输路径，用于携带具有待传输信息的第二信号; 与所述第一传输路径相关联的缩放器，以将所述第一信号缩放成缩放的第一信号; 以及组合器，用于将所述缩放的第一信号和所述第二信号组合成所述第二传输路径上的组合的第二信号。

公开(公告)号：WO2009018222A2

公开(公告)日：2009-02-05

申请号：PCT/US2008071371

申请日：2008-07-28

Applicant: INTEL CORP ,  LAKDAWALA HASNAIN ,  RAVI ASHOKE ,  DEGANI OFRI ,  HOD ITSHAK

Inventor： LAKDAWALA HASNAIN ,  RAVI ASHOKE ,  DEGANI OFRI ,  HOD ITSHAK

IPC: H03K7/08

CPC classification number: H03K7/10 ,  H03F3/2178 ,  H04B1/0483 ,  H04L25/4902

Abstract: Briefly, in accordance with one or more embodiments, in a pulse position and pulse position modulation out-phasing transmitter, the range of the phase angle, theta, may be divided into more than one range to drive a first power amplifier with a first range of theta, and to drive a second power amplifier with a second range of theta. In one or more embodiments, a main power amplifier is driven with a first phase range having a higher probability density function, and an overload power amplifier is driven with a first phase range having a lower probability density function. In one or more embodiments, a full adder may be used to combine the two phases wherein the sum signal is used to drive the main power amplifier, and the carry signal is used to drive the overload power amplifier.

Abstract translation: 简而言之，根据一个或多个实施例，在脉冲位置和脉冲位置调制失相发射机中，相角θ的范围可以被分成多于一个的范围，以驱动具有第一范围的第一功率放大器 并且用第二范围θ驱动第二功率放大器。 在一个或多个实施例中，用具有较高概率密度函数的第一相位范围驱动主功率放大器，并且用具有较低概率密度函数的第一相位范围驱动过载功率放大器。 在一个或多个实施例中，可以使用全加器来组合两相，其中和信号被用于驱动主功率放大器，并且进位信号被用于驱动过载功率放大器。

公开(公告)号：EP2837097A4

公开(公告)日：2015-12-23

申请号：EP12874340

申请日：2012-04-10

Applicant: INTEL CORP

Inventor： KIM HYUNG SEOK ,  RAVI ASHOKE ,  LI YEE W ,  CHANDRASHEKAR KAILASH

IPC: H03L7/00 ,  G04F10/00 ,  H03K5/13 ,  H03L7/197 ,  H03M1/10 ,  H04L7/033

CPC classification number: H04L7/0331 ,  G04F10/005 ,  H03L7/1974

公开(公告)号：DE102022111670A1

公开(公告)日：2022-12-22

申请号：DE102022111670

申请日：2022-05-10

Applicant: INTEL CORP

Inventor： JANN BENJAMIN ,  RAVI ASHOKE

IPC: H04B1/10 ,  H04B7/02

Abstract: Ein Phased-Array kann eine Taktstufe einschließen, die dazu ausgelegt ist, verschobene Taktsignale zu erzeugen. Jedes verschobene Taktsignal kann eine unterschiedliche Phase einschließen. Das Phased-Array kann auch eine Strahlformungsstufe einschließen, die dazu ausgelegt ist, ein strahlgeformtes Signal zu erzeugen, das einen Strahl einschließt, der basierend auf summierten Signalen in einer Richtung gebildet wird. Außerdem kann das Phased-Array Slices einschließen. Jedes Slice kann eine Filterstufe und eine Rückkopplungsstufe einschließen. Die Filterstufe kann dazu ausgelegt sein, ein entsprechendes summiertes Signal durch Filtern eines Abschnitts einer Blockierer- und Rauschstörung in einem entsprechenden Empfangssignal basierend auf Blockiersignalen und den verschobenen Taktsignalen zu erzeugen. Die Rückkopplungsstufe kann dazu ausgelegt sein, die Blockiersignale basierend auf den verschobenen Taktsignalen und dem entsprechenden summierten Signal zu erzeugen. Die Blockiersignale können die Blockierer- und Rauschstörung im entsprechenden Empfangssignal repräsentieren.

公开(公告)号：DE102020119508A1

公开(公告)日：2021-04-01

申请号：DE102020119508

申请日：2020-07-23

Applicant: INTEL CORP

Inventor： RAVI ASHOKE ,  CHANDRASHEKAR KAILASH

IPC: G01S7/03 ,  G01S13/32

Abstract: Verfahren, Vorrichtungen, Systeme und Herstellungsartikel für breitbandige und schnelle Chirp-Erzeugung für Radarsysteme werden hierin offenbart. Eine beispielhafte Vorrichtung enthält einen Phasen-Digital-Analog-Wandler (220), um eine Digitaleingabe, die mindestens eine einer Phasenmodulation oder einer Frequenzmodulation angibt, in eine Analogausgabe umzuwandeln, und eine auf eine Zwischenfrequenz zentrierte phasenmodulierte Ausgabe zu erzeugen. Die beispielhafte Vorrichtung weist auch einen Frequenzvervielfacher (225) auf, um zur Erzeugung eines Chirp-Signals eine Frequenzvervielfachung der auf die Zwischenfrequenz zentrierten phasenmodulierten Ausgabe um einen Multiplikationsfaktor durchzuführen.

公开(公告)号：DE112008002056T5

公开(公告)日：2010-09-02

申请号：DE112008002056

申请日：2008-07-31

Applicant: INTEL CORP

Inventor： RAVI ASHOKE ,  DEGANI OFIR ,  LAKDAWALA HASNAIN

IPC: H04B1/04

公开(公告)号：GB2464637A

公开(公告)日：2010-04-28

申请号：GB201001556

申请日：2008-07-31

Applicant: INTEL CORP

Inventor： RAVI ASHOKE ,  DEGANI OFIR ,  LAKDAWALA HASNAIN

IPC: H03F1/02 ,  H03F3/217 ,  H04L27/26 ,  H04L27/36

Abstract: Briefly, in accordance with one or more embodiments, a transmitter comprises four phase modulators to provide four path phase modulation. The phase modulators modulate local oscillator signals with control signals derived from quadrature baseband data to be transmitted to result in four phase modulated signals. The four phase modulated signals may be combined to provide a pulse position and pulse width modulated signal that may have a constant, or nearly constant, amplitude. The frequency spectrum of the control signals have narrower bandwidths and greater out of band attenuation resulting in higher suppression of out of channel and out of band noise.

公开(公告)号：DE102022112781A1

公开(公告)日：2022-12-29

申请号：DE102022112781

申请日：2022-05-20

Applicant: INTEL CORP

Inventor： AZAM ALI ,  RAVI ASHOKE ,  JANN BENJAMIN

IPC: H03B28/00

Abstract: Eine Digitaltaktmultipliziererschaltung (DCM-Schaltung), einschließlich: einer Vielzahl von Leistungsverstärkerreihen (PA-Reihen), wobei jede PA-Reihe eine Vielzahl von kaskadierten Schaltkondensatorleistungsverstärkereinheitszellen (SCPA-Einheitszellen) umfasst, die konfiguriert sind zum: Empfangen einer Phasenverschiebung einer Ansteuertaktphase; und eines oder mehrerer Prozessoren, die konfiguriert sind zum: Deaktivieren einer oder mehrerer der Vielzahl von kaskadierten SCPA-Einheitszellen basierend auf einer Frequenz der Phasenverschiebung; Erzeugen eines Ausgabesignals für jede der kaskadierten SCPA-Einheitszellen und Kombinieren des Ausgabesignals für jede der kaskadierten SCPA-Einheitszellen, um ein PA-Reihen-Ausgabesignal zu erzeugen.

公开(公告)号：ES2690842T3

公开(公告)日：2018-11-22

申请号：ES14177406

申请日：2014-07-17

Applicant: INTEL CORP

Inventor： DEGANI OFIR ,  BANIN ROTEM ,  RAVI ASHOKE

IPC: H03F3/24 ,  H03F1/02 ,  H03F3/217 ,  H03K5/13 ,  H04L27/36

Abstract: Un convertidor digital-tiempo, DTC, (100), que comprende: un segmento de retardo/fase gruesa (101) que genera una señal de retardo/fase gruesa, la señal de retardo/fase gruesa comprendiendo una señal de retardo/fase par y una señal de retardo/fase impar; y un segmento de retardo/fase fina (102) que comprende una entrada de retardo/fase gruesa par y una entrada de retardo/fase gruesa impar, la entrada de retardo/fase gruesa par recibiendo la señal de fase gruesa par, la entrada de retardo/fase gruesa impar recibiendo la señal de fase gruesa impar, el segmento de retardo/fase fina teniendo capacidad de respuesta a una señal de control de retardo/fase fina para generar una señal de salida de retardo/fase fina que es una interpolación de la señal de retardo/fase par y la señal de retardo/fase impar, caracterizado por que la señal de control de retardo/fase fina comprende una señal binaria que tiene 2N valores en los cuales N comprende un entero igual a o mayor que 2, y en donde el segmento de retardo/fase fina además comprende 2N interpoladores (108), cada interpolador acoplándose a la señal de fase gruesa par y a la señal de fase gruesa impar y controlándose por la señal de control de retardo/fase fina que tendrá capacidad de respuesta a la señal de fase gruesa par o a la señal de fase gruesa impar según un valor de la señal de control de retardo/fase fina, una salida de cada interpolador acoplándose juntas para formar la señal de salida de retardo/fase fina.

公开(公告)号：DE102015006935A1

公开(公告)日：2015-12-10

申请号：DE102015006935

申请日：2015-05-28

Applicant: INTEL CORP

Inventor： MADOGLIO PAOLO ,  PALASKAS GEORGIOS ,  PELLERANO STEFANO ,  RAVI ASHOKE ,  CHANDRASHEKAR KAILASH

IPC: H04L27/20

Abstract: Diese Anmeldung erörtert u. a. Kalibriersysteme zum Verbessern der Linearitätsabweichung eines Digital-Zeit-Wandlers (DTC). In einem Beispiel kann eine Kalibriersystem einen Kalibrierpfad, der so konfiguriert ist, dass er ein Segment des DTCs darstellt, eine Zeit-Digital-Schaltung, die so konfiguriert ist, dass sie eine Ausgabe des Kalibrierpfades und die verarbeiteten Frequenzinformationen empfängt und Taktfehlerinformationen des Segments bereitstellt, und eine Kalibriermaschine umfassen, die so konfiguriert ist, dass sie Controller-Modulationsinformationen von einem Hauptcontroller empfängt, Kalibrierungs-Modulationsinformationen für den DTC bereitstellt, die Taktfehlerinformationen empfängt und Kompensationsinformationen für eine Korrekturschaltung, die mit dem DTC gekoppelt ist, unter Verwendung der Taktfehlerinformationen bereitstellt.