公开(公告)号：DE102020123398A1

公开(公告)日：2021-04-01

申请号：DE102020123398

申请日：2020-09-08

Applicant: INTEL CORP

Inventor： INNIS ERIC ,  CUSTODIO EVAN ,  IYER PRAKASH ,  LU TING

IPC: G06F21/76 ,  G06F15/78

Abstract: Eine PCIe-Karte weist ein FPGA und einen vom FPGA getrennten Speicher auf. Der Speicher ist durch das FPGA und nicht andere Vorrichtungen auf der Karte zugänglich. Das Kern-Fabric des FPGAs ist mit einem Sicherheitsprozessor konfiguriert, der einen durch das FPGA in den Speicher geladenen Bitstream als authentisch oder nicht authentisch verifiziert, um einen unberechtigten Zugriff auf Daten von einer Benutzerschaltung, die einem nicht authentischen Bitstream zugeordnet ist, zu begrenzen. Der Sicherheitsprozessor wird in das FPGA geladen, wenn eine Anforderung zur Bitstream-Verifizierung gemacht wird, und es wird erlaubt, dass er überschrieben wird, nachdem der Sicherheitsprozessor den Bitstream verarbeitet hat, um festzustellen, ob der Bitstream Authentifizierung oder nicht authentisch ist. Durch Erlauben, dass der Sicherheitsprozessor überschrieben wird, wird erlaubt, dass das Kern-Fabric mit einem hohen Prozentsatz von Benutzerschaltungen verwendet wird, und es wird dadurch die Aufnahme einer statischen Schaltung, die nicht häufig verwendet wird, in das Kern-Fabric begrenzt.

公开(公告)号：DE102018203482A1

公开(公告)日：2018-09-20

申请号：DE102018203482

申请日：2018-03-08

Applicant: INTEL CORP

Inventor： MAKARAM RAGHUNANDAN ,  INNIS ERIC ,  LU TING

IPC: G06F21/52

Abstract: Die vorliegende Offenbarung stellt vertrauliche Verifikation für FPGA-Code bereit. Vertrauliche Verifikation für FPGA-Code kann enthalten: Empfangen der Richtlinie von einer Cloud-Dienstanbieter(CSP - Cloud Service Provider)-Rechenvorrichtung, wobei die Richtlinie mehrere Richtlinienanforderungen umfasst, die verwendet werden, um festzustellen, ob das FPGA mithilfe des Codes konfiguriert werden soll, Empfangen des Codes und des Codeverschlüsselungsschlüssels von der Nutzerrechenvorrichtung, Feststellen, ob der Code die mehreren Richtlinienanforderungen erfüllt, und wenn der Code die mehreren Richtlinienanforderungen erfüllt, Verschlüsseln und Integritätsschützen des Codes mithilfe des Codeverschlüsselungsschlüssels und Bereitstellen des verschlüsselten und integritätsgeschützten Codes an einen Beschleunigerlader zum Konfigurieren des FPGAs mithilfe des Codes.

公开(公告)号：DE102019101213A1

公开(公告)日：2019-10-02

申请号：DE102019101213

申请日：2019-01-17

Applicant: INTEL CORP

Inventor： DRAPER ANDREW MARTYN ,  KENNY JAMES RYAN ,  PEDERSEN BRUCE B ,  PELT ROBERT LANDON ,  ATSATT SEAN R ,  LU TING

IPC: G06F21/60 ,  G06F21/76

Abstract: IC-Bauelemente und Verfahren enthalten Nutzen von Sicherheitsmerkmalen, die Authentifizieren ankommender Daten durch Empfangen eines oder mehrerer je mehrere Hash-Teilblöcke enthaltender Hash-Blöcke enthalten. Das Authentifizieren enthält auch Empfangen verschlüsselter Daten, die mehrere Datenteilblöcke enthalten. Das Authentifizieren enthält auch Authentifizieren eines ersten Hash-Blocks aus dem einen oder den mehreren Hash-Blöcken unter Verwendung eines Root-Hash eines IC-Bauelements. Das Authentifizieren enthält weiter Authentifizieren jedes der mehreren Datenteilblöcke unter Verwendung eines entsprechenden Hash-Teilblocks aus den mehreren Hash-Teilblöcken.