公开(公告)号：DE102019110023A1

公开(公告)日：2020-01-02

申请号：DE102019110023

申请日：2019-04-16

Applicant: INTEL CORP

Inventor： KAKAIYA UTKARSH Y ,  MAROLIA PRATIK ,  FENDER JOSHUA DAVID ,  NADATHUR SUNDAR ,  CHITLUR NAGABHUSHAN ,  YANG YULING ,  MUNDAY DAVID ALEXANDER

IPC: G06F9/455

Abstract: Es wird ein System bereitgestellt, das einen Hostprozessor enthält, der an einen programmierbaren Beschleunigungscoprozessor gekoppelt ist. Der Coprozessor kann Logik zum Implementieren einer physischen Funktion und von mehreren assoziierten virtuellen Funktionen enthalten. Der Coprozessor kann einen statischen programmierbaren Ressourcenschnittstellenschaltkreis (PIC), der ausgelegt ist, Verwaltungsfunktionen durchzuführen, und eine oder mehrere Bereiche zur teilweisen Neukonfiguration enthalten, in die jeweils eine Beschleunigerfunktionseinheit (AFU) geladen werden kann. Eine AFU kann ferner in AFU-Kontexte (AFCs) partitioniert werden, die jeweils auf eine der virtuellen Funktionen abgebildet werden können. Der PIC ermöglicht eine Hardware-Entdeckung/Nummerierung und das Laden von Vorrichtungstreibern, sodass Sicherheitsisolation und Schnittstellenleistung beibehalten werden.