公开(公告)号：DE112015003568T5

公开(公告)日：2017-05-24

申请号：DE112015003568

申请日：2015-08-26

Applicant: INTEL CORP

Inventor： SRIRANJANI VASANTHA M ,  RAMALINGAM ANAND S

IPC: G06F13/22 ,  G06F3/06 ,  G06F13/42

Abstract: Es werden ein Verfahren und ein System zum Zuordnen von Leseanforderungen in einem Festkörperlaufwerk bereitgestellt, das mit einem Host gekoppelt ist. Ein Arbiter im Festkörperlaufwerk bestimmt, welcher einer Vielzahl von Kanälen im Festkörperlaufwerk ein schwach ausgelasteter Kanal einer Vielzahl von Kanälen ist. Es werden Ressourcen zur Verarbeitung einer oder mehrerer Leseanforderungen zugeordnet, die für den bestimmten schwach ausgelasteten Kanal bestimmt sind, wobei die eine oder die mehreren Leseanforderungen von einem Host empfangen wurden. Die eine oder die mehreren Leseanforderungen werden in dem bestimmten schwach ausgelasteten Kanal zur Verarbeitung angeordnet. In bestimmten Ausführungsformen ist der schwach ausgelastete Kanal der am schwächsten ausgelastete Kanal der Vielzahl von Kanälen.

公开(公告)号：DE102020133264A1

公开(公告)日：2021-10-28

申请号：DE102020133264

申请日：2020-12-14

Applicant: INTEL CORP

Inventor： DUTTA BISHWAJIT ,  TRIKA SANJEEV N ,  RAMALINGAM ANAND S ,  GALA PALLAV H

IPC: G06F12/02

Abstract: Beispiele beinhalten Techniken zum Verwalten von Schreibtransaktionsanforderungen mit hoher Priorität (HP) und niedriger Priorität (NP) durch eine Speichervorrichtung. Eine Ausführungsform beinhaltet das Empfangen einer Schreibtransaktionsanforderung von einem Anforderer an einem Speichercontroller für eine Speichervorrichtung, um Daten in eine oder mehrere Arbeitsspeichervorrichtungen in der Speichervorrichtung zu schreiben. Wenn die Schreibtransaktionsanforderung für ein Schreiben mit hoher Priorität (HP) ist, Bündeln der Schreibdaten in einen Transaktionspuffer in einem Arbeitsspeicher der Speichervorrichtung, Senden einer Bestätigung für die Schreibtransaktionsanforderung an den Anforderer und Schreiben der Schreibdaten in die eine oder mehreren Arbeitsspeichervorrichtungen. Wenn die Schreibtransaktionsanforderung ein Schreiben mit niedriger Priorität (NP) ist, werden die Schreibdaten in die eine oder die mehreren Arbeitsspeichervorrichtungen geschrieben und wird anschließend eine Bestätigung für die Schreibtransaktionsanforderung an den Anforderer gesendet.

公开(公告)号：DE112017006698T5

公开(公告)日：2019-09-05

申请号：DE112017006698

申请日：2017-11-16

Applicant: INTEL CORP

Inventor： RAMALINGAM ANAND S ,  KALAVADE PRANAV

IPC: G06F3/06 ,  G06F12/02

Abstract: Systeme, Vorrichtungen und Verfahren können Technologie vorsehen, die eine untere Seite, eine oder mehreren Zwischenseiten und eine letzte Seite aus einem Satz von Zellen eines nicht flüchtigen Speichers (NVM) mit mehreren Ebenen liest, wobei eine untere Lesezeit, die mit der unteren Seite in Verbindung steht, und/oder eine letzte Lesezeit, die mit der letzten Seite in Verbindung steht, im Wesentlichen gleich einer Zwischenlesezeit ist/sind, die mit der einen oder den mehreren Zwischenseiten in Verbindung steht.

公开(公告)号：EP3198518A4

公开(公告)日：2018-03-14

申请号：EP15845173

申请日：2015-08-31

Applicant: INTEL CORP

Inventor： TRIKA SANJEEV N ,  COX JASON R ,  RAMALINGAM ANAND S

IPC: G06F21/85 ,  G06F21/31 ,  G06F21/44 ,  H04L9/08 ,  H04L9/32

CPC classification number: G06F21/44 ,  G06F21/31 ,  G06F21/85 ,  G06F2221/2103 ,  H04L9/0894 ,  H04L9/3271

Abstract: Generally, this disclosure provides systems, devices, methods and computer readable media for prevention of cable swap security attacks on storage devices. A host system may include a provisioning module configured to generate a challenge-response verification key-pair and further to provide the key-pair to the storage device to enable the challenge-response verification. The system may also include a link error detection module to detect a link error between the host system and the storage device. The system may further include a challenge-response protocol module configured to initiate, in response to the link-error detection, a verification challenge from the storage system and to provide a response to the verification challenge based on the key-pair.

公开(公告)号：EP2795513A4

公开(公告)日：2015-12-16

申请号：EP11877855

申请日：2011-12-22

Applicant: INTEL CORP

Inventor： THADIKARAN PAUL J ,  WRIGHT ADAM GREER ,  BOWEN THOMAS R ,  SHOLAR JANET YABENY ,  NEPOMUCENO REGINALD D ,  TRIANTAFILLOU NICHOLAS D ,  MANGOLD RICHARD PAUL ,  LASKO DARREN ,  RAMALINGAM ANAND S ,  SAXENA PARITOSH ,  JAYAKUMAR UNNIKRISHNAN ,  LINDQUIST WILLIAM B ,  LIST JOHN A

IPC: H04L29/06 ,  G06F12/14 ,  G06F21/56 ,  G06F21/78

CPC classification number: G06F21/56 ,  G06F21/566 ,  G06F21/567 ,  G06F21/78 ,  H04L63/08 ,  H04L63/145