Method and apparatus for progressively constructing a series of morphs between two-dimensional or three-dimensional models
    1.
    发明授权
    Method and apparatus for progressively constructing a series of morphs between two-dimensional or three-dimensional models 失效
    用于逐步构建二维或三维模型之间的一系列变形的方法和装置

    公开(公告)号:US6362833B2

    公开(公告)日:2002-03-26

    申请号:US5778798

    申请日:1998-04-08

    Applicant: INTEL CORP

    Inventor: TRIKA SANJEEV N

    CPC classification number: G06T13/00 G06T2210/44

    Abstract: Morphing between two-dimensional or three-dimensional computer graphic models is accomplished by reducing given models from full resolution to low resolution ones between which the morph can be constructed either trivially or with simple user interaction, and then refining the morph using local searches as the two models are progressively refined back to full resolution.

    Abstract translation: 二维或三维计算机图形模型之间的变形是通过将给定的模型从全分辨率减少到低分辨率模型来实现的,在这些模型之间可以简单地或简单的用户交互构建变形,然后使用本地搜索 两款机型逐渐精炼回全分辨率。

    HYBRID MEMORY DEVICE
    2.
    发明申请
    HYBRID MEMORY DEVICE 审中-公开
    混合存储器件

    公开(公告)号:WO2010078044A2

    公开(公告)日:2010-07-08

    申请号:PCT/US2009068495

    申请日:2009-12-17

    CPC classification number: G06F12/0246 G06F2212/7208

    Abstract: A method is provided. The method includes receiving data and classifying received data in one of several tiers of data. The method also includes storing each tier of data on a different non-volatile memory device.

    Abstract translation: 提供了一种方法。 该方法包括接收数据并将接收到的数据分类为几层数据。 该方法还包括将每个数据层存储在不同的非易失性存储器设备上。

    3.
    发明专利
    未知

    公开(公告)号:DE102009019271A1

    公开(公告)日:2009-11-12

    申请号:DE102009019271

    申请日:2009-04-28

    Applicant: INTEL CORP

    Abstract: Incrementing sequence numbers in the metadata of non-volatile memory is used in the event of a resume from power fail to determine which data in the memory is current and valid, and which data is not. To reduce the amount of metadata space consumed by these sequence numbers, the numbers are permitted to be small enough to wrap around when the maximum value is reached. Two different techniques are disclosed to keep this wrap around condition from causing ambiguity in the relative values of the sequence numbers.

    PREVENTION OF CABLE-SWAP SECURITY ATTACK ON STORAGE DEVICES

    公开(公告)号:EP3198518A4

    公开(公告)日:2018-03-14

    申请号:EP15845173

    申请日:2015-08-31

    Applicant: INTEL CORP

    Abstract: Generally, this disclosure provides systems, devices, methods and computer readable media for prevention of cable swap security attacks on storage devices. A host system may include a provisioning module configured to generate a challenge-response verification key-pair and further to provide the key-pair to the storage device to enable the challenge-response verification. The system may also include a link error detection module to detect a link error between the host system and the storage device. The system may further include a challenge-response protocol module configured to initiate, in response to the link-error detection, a verification challenge from the storage system and to provide a response to the verification challenge based on the key-pair.

    Adaptive Schreibbestätigung für Speichervorrichtungen

    公开(公告)号:DE102020133264A1

    公开(公告)日:2021-10-28

    申请号:DE102020133264

    申请日:2020-12-14

    Applicant: INTEL CORP

    Abstract: Beispiele beinhalten Techniken zum Verwalten von Schreibtransaktionsanforderungen mit hoher Priorität (HP) und niedriger Priorität (NP) durch eine Speichervorrichtung. Eine Ausführungsform beinhaltet das Empfangen einer Schreibtransaktionsanforderung von einem Anforderer an einem Speichercontroller für eine Speichervorrichtung, um Daten in eine oder mehrere Arbeitsspeichervorrichtungen in der Speichervorrichtung zu schreiben. Wenn die Schreibtransaktionsanforderung für ein Schreiben mit hoher Priorität (HP) ist, Bündeln der Schreibdaten in einen Transaktionspuffer in einem Arbeitsspeicher der Speichervorrichtung, Senden einer Bestätigung für die Schreibtransaktionsanforderung an den Anforderer und Schreiben der Schreibdaten in die eine oder mehreren Arbeitsspeichervorrichtungen. Wenn die Schreibtransaktionsanforderung ein Schreiben mit niedriger Priorität (NP) ist, werden die Schreibdaten in die eine oder die mehreren Arbeitsspeichervorrichtungen geschrieben und wird anschließend eine Bestätigung für die Schreibtransaktionsanforderung an den Anforderer gesendet.

    TECHNOLOGIEN FÜR DAS MANAGEMENT EINES RESERVIERTEN HOCHLEISTUNGSSPEICHERBEREICHS EINES SOLID-STATE-LAUFWERKS

    公开(公告)号:DE112016003998T5

    公开(公告)日:2018-05-17

    申请号:DE112016003998

    申请日:2016-08-02

    Applicant: INTEL CORP

    Abstract: Technologien zum Einrichten und Verwalten eines Hochleistungsspeicherbereichs eines Solid-State-Laufwerks beinhalten das Reservieren eines Bereichs eines flüchtigen Speichers des Solid-State-Laufwerks für die Speicherung von Host-Daten. Speicherzugriffe, die von einem Host empfangen werden, können an den reservierten Bereich des flüchtigen Speichers oder an einen nichtflüchtigen Speicher des Solid-State-Laufwerks gerichtet sein. Aufgrund der Struktur des flüchtigen Speichers können Speicherzugriffe auf den reservierten Bereich eine kürzere Zugriffszeit im Vergleich zu Speicherzugriffen auf den nichtflüchtigen Speicher aufweisen. Als solcher kann der reservierte Bereich als Speicherplatz für das Aufzeichnen und Protokollieren von Daten und/oder anderen Anwendungen genutzt werden. Bei einer Abschaltung oder einem Stromausfallereignis werden Daten, die im reservierten Bereich des flüchtigen Speichers gespeichert sind, in den nichtflüchtigen Speicher kopiert und anschließend beim nächsten Initialisierungsereignis im flüchtigen Speicher wiederhergestellt.

Patent Agency Ranking