公开(公告)号：DE102020117971A1

公开(公告)日：2021-02-11

申请号：DE102020117971

申请日：2020-07-08

Applicant: INTEL CORP

Inventor： SANKA GANESAN ,  MCCARTHY KEVIN ,  TRIBOLET LEIGH ,  DEBRENDA MALLIK ,  MAHAJAN RAVINDRANATH V ,  SANKMAN ROBERT LEON

IPC: H01L23/538 ,  H01L21/60 ,  H01L23/31 ,  H01L23/482 ,  H01L23/498 ,  H01L25/065

Abstract: Ausführungsbeispiele umfassen Halbleiter-Packages und Verfahren zum Bilden der Halbleiter-Packages. Ein Halbleiter-Package umfasst eine Brücke mit einer Hybridschicht auf einem High-Density Packaging- (HDP) Substrat, eine Mehrzahl von Dies über der Brücke und dem HDP-Substrat und eine Mehrzahl von Durch-Formmasse-Vias (TMVs) auf dem HDP-Substrat. Die Brücke ist zwischen die Dies und das HDP-Substrat gekoppelt. Die Brücke ist direkt mit zwei Dies der Dies mit der Hybridschicht gekoppelt, wobei sich eine obere Oberfläche der Hybridschicht der Brücke direkt auf unteren Oberflächen der Dies befindet und wobei sich eine untere Oberfläche der Brücke direkt auf einer oberen Oberfläche des HDP-Substrats befindet. Die TMVs koppeln das HDP-Substrat mit den Dies und weise eine Dicke auf, die im Wesentlichen gleich zu einer Dicke der Brücke ist. Die Hybridschicht umfasst leitfähige Anschlussflächen, ein Oberflächenfinish und/oder ein Dielektrikum.

公开(公告)号：NL2031578A

公开(公告)日：2022-12-06

申请号：NL2031578

申请日：2022-04-14

Applicant: INTEL CORP

Inventor： XAVIER FRANCOIS BRUN ,  HOLLY A SAWYER ,  TIMOTHY A GOSSELIN ,  SANKA GANESAN

IPC: H01L23/52

Abstract: An integrated circuit (|C) package, comprising a die having a first set of interconnects of a first pitch, and an interposer comprising an organic substrate having a second set of interconnects of a second pitch. The interposer also includes an inorganic layer over the organic 5 substrate. The inorganic layer comprises conductive traces electrically coupling the second set of interconnects with the first set of interconnects. The die is attached to the interposer by the first set of interconnects. In some embodiments, the interposer further comprises an embedded die. The IC package further comprises a package support having a third set of interconnects of a third pitch, and a second inorganic layer over a surface of the interposer opposite to the die. 10 The second inorganic layer comprises conductive traces electrically coupling the third set of interconnects with the second set of interconnects.

公开(公告)号：NL2029546A

公开(公告)日：2022-07-06

申请号：NL2029546

申请日：2021-10-28

Applicant: INTEL CORP

Inventor： DOUG B INGERLY ,  SANKA GANESAN ,  WILFRED GOMES ,  KEVIN FISCHER ,  MAURO J KOBRINSKY ,  ABHISHEK A SHARMA

IPC: H01L25/00

Abstract: Various aspects of the present disclosure set forth IC dies, microelectronic assemblies, as well as related devices and packages, related to direct chip attach of dies and circuit boards. An example microelectronic assembly includes a die with IC components provided over the die’s frontside, and a metallization stack provided over the die’s backside. The die further includes die interconnects extending between the frontside and the backside of the die, to electrically couple the IC components and the metallization stack. The assembly further includes backside conductive contacts, provided over the side of the metallization stack facing away from the die, the backside conductive contacts configured to route signals to/from the IC components via the metallization stack and the die interconnects, and configured to be coupled to respective conductive contacts of a circuit board in absence of a package substrate between the die and the circuit board.