公开(公告)号：AR066815A1

公开(公告)日：2009-09-16

申请号：ARP080102319

申请日：2008-06-02

Applicant: INTERDIGITAL TECH CORP

Inventor： PIETRASKI PHILIP J ,  OLESEN ROBERT L ,  SHIN SUNG-HYUK ,  SHAH NIRAV B ,  GRIECO DONALD M

IPC: H04Q7/38 ,  H04L1/00

Abstract: Se revela un método y aparato para la codificacion de canal y comparacion de velocidades del canal físico de control de enlace ascendente (PUCCH) y del canal físico de control de enlace descendente (PDCCH) que utilizan la codificacion de convolucion para codificar los canales de control. La comparacion de velocidades se realiza utilizando un algoritmo de comparacion de velocidades por memoria de compensacion circular. El modulo de comparacion de velocidades puede contener un intercalador o alternativamente puede comprender una pluralidad de intercaladores de subbloques. Los bits codificados intercalados pueden guardarse en la memoria de compensacion circular en un formato entrelazado, o corrientes de salida de los intercaladores de subbloques separados pueden guardarse en forma consecutiva. Cuando se utilizan varios intercaladores de subbloques, pueden utilizarse diferentes patrones de intercalacion. La comparacion de velocidades puede utilizar el retiro de bits de paridad, puncturing, o repeticion de bits para comparar la velocidad del recurso de canal físico disponible. Los bits de salida comparada de velocidad pueden ser intercalados con un intercalador de canal.