公开(公告)号：KR20120077814A

公开(公告)日：2012-07-10

申请号：KR20100139903

申请日：2010-12-31

Applicant: KOREA ELECTRONICS TECHNOLOGY

Inventor： CHOI BYUNG HO ,  KIM DONG SUN ,  KIM JE WOO ,  CHO CHOONG SANG ,  LEE SEUNG YERL ,  LEE SANG SEOL

IPC: H04N7/26

CPC classification number: G10L19/06

Abstract: PURPOSE: A low complexity variable order short-term predictor for forming an MPEG-4 ALS VLSI is provided to reduce complexity when MPEG-4 ALS hardware is formed. CONSTITUTION: A pre-determining block(110) generates a modified prediction order in response to an inputted prediction order value. A loop controller(120) determines the numbers of repetition and flag signals in response to the modified prediction order value. An FIR(Finite Impulse Response) filter(160) receives a sampled signal. A pipeline stall is applied to the FIR filter according to radix-2 algorithm. The FIR filter filters the sampled signal. An output block(180) adds a determined result of the loop controller to a filtered output result of the FIR filter.

Abstract translation: 目的：提供了一种用于形成MPEG-4 ALS VLSI的低复杂度可变序列短期预测器，用于在形成MPEG-4 ALS硬件时降低复杂度。 构成：预定块（110）响应于输入的预测顺序值产生修改的预测顺序。 环路控制器（120）响应于修改的预测顺序值确定重复和标志信号的数量。 FIR（有限脉冲响应）滤波器（160）接收采样信号。 根据二进制算法将流水线延迟应用于FIR滤波器。 FIR滤波器对采样信号进行滤波。 输出块（180）将确定的循环控制结果与FIR滤波器的滤波输出结果相加。