公开(公告)号：KR20120014753A

公开(公告)日：2012-02-20

申请号：KR20100076918

申请日：2010-08-10

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： HWANG SOO YUN ,  PARK GI YOON ,  CHUNG HEE SANG ,  KIM HYUNG JIN ,  JEONG CHAN BOK ,  BAE HYOUNG OH ,  KIM DAE HO

IPC: H03M13/09

CPC classification number: H03M13/091 ,  H03M13/6561

Abstract: PURPOSE: An apparatus for generating a cyclic redundancy check code is provided to reduce processing time for generating a cyclic redundancy check code by increasing the number of a data bit which is processed at one clock cycle through parallel processing. CONSTITUTION: A CRC code generator(100) includes a serial/parallel convertor(110), adders(121-128,171-178,181-188), and selectors(131-138). The CRC code generator includes the parallel-serial converter(140), masking arithmetic units(151-156), and shift register lines(161-163). The serial/parallel convertor parallely transforms inputted data into eight data. Each of adders performs an OR operation feedback data outputted in a final shift register line and data outputted in the serial/parallel convertor. Shift register lines respectively include eight shift registers which are formed in parallel.

Abstract translation: 目的：提供一种用于生成循环冗余校验码的装置，以通过增加通过并行处理在一个时钟周期处理的数据比特数来减少用于生成循环冗余校验码的处理时间。 构成：CRC码发生器（100）包括串行/并行转换器（110），加法器（121-128,171-178,181-188）和选择器（131-138）。 CRC码发生器包括并行 - 串行转换器（140），屏蔽运算单元（151-156）和移位寄存器线（161-163）。 串行/并行转换器将输入的数据并行转换为八个数据。 每个加法器执行在最终移位寄存器行中输出的或运算反馈数据和串行/并行转换器中输出的数据。 移位寄存器线分别包括并行形成的八个移位寄存器。