公开(公告)号：MY135660A

公开(公告)日：2008-06-30

申请号：MYPI20030627

申请日：2003-02-24

Applicant: LEGACY ELECTRONICS INC

Inventor： KLEDZIK KENNETH J ,  ENGLE JASON

IPC: H05K1/14 ,  H01L25/065 ,  H05K1/00 ,  H05K1/02 ,  H05K1/18 ,  H05K3/34

Abstract: AN APPARATUS AND METHOD IS DISCLOSED THAT ALLOWS FOR THE ARRANGING IN A THREE DIMENSIONAL ARRAY SEMICONDUCTOR CHIPS ON A CIRCUIT BOARD(49). A UNIQUE CHIP CARRIER IS DISCLOSED ON WHICH ANY IC CHIP CAN BE POSITIONED ON ABOVE THE OTHER ON A CIRCUIT BOARD(49). ADDITIONALLY, THE CARRIER ALLOWS FOR THE TESTING OF IC CHIPS ON THE CARRIER AND UNDERNEATH IT WITHOUT HAVING TO REMOVE THE CARRIER AND CHIPS FROM THE SYSTEM EVEN IF THEY ARE OF THE BGA OR CSP TYPE. THE CARRIER INCLUDES EXPOSED TEST POINTS TO ALLOW AN ON SITE TEST.FIG. 1 & 2

公开(公告)号：ES2440770T3

公开(公告)日：2014-01-30

申请号：ES03742896

申请日：2003-02-21

Applicant: LEGACY ELECTRONICS INC

Inventor： KLEDZIK KENNETH ,  ENGLE JASON

IPC: H01L25/065 ,  H01L25/10 ,  H05K1/00 ,  H05K1/02 ,  H05K1/14 ,  H05K1/18 ,  H05K3/34

Abstract: Un soporte para disponer unas microplaquetas de circuitos integrados (51, 52) en una configuración tridimensionalen una placa de circuitos (49), donde dicho soporte comprende: a) una plataforma (23) con una superficie superior y una superficie inferior; b) un primer montante (25) en un primer lado de dicha plataforma (23) y un segundo montante (27) en unsegundo lado de dicha plataforma (23), dichos montantes (25, 27) proporcionan un asiento para dichaplataforma (23) y de este modo se crea un espacio debajo de la superficie inferior de dicha plataforma (23); c) dicha plataforma (23) que tiene un patrón de puntos de conexión (29A, 29B) en su superficie superior pararecibir al menos una microplaqueta de circuitos integrados (51, 52) en la parte superior en el patrón de puntosde conexión (29A, 29B), un lado inferior de cada punto de conexión de dicho patrón de puntos de conexión(29A, 29B) está conectado a un agujero de interconexión (73A-D) de la plataforma que pasa debajo a travésde dicha plataforma (23) a una capa inferior en dicha plataforma (23) en donde dicho agujero de interconexión(73A-D) de la plataforma conecta con un camino conductor (75A-D) que se extiende hacia dicho montante (27)primero o segundo; d) dichos montantes primero y segundo (25, 27) que tienen unos agujeros de interconexión (77) del montanteque se extienden hacia arriba a través de cada montante desde la parte inferior de dicho montante hasta laparte superior de dicho montante, en donde cada uno de dichos agujeros de interconexión (77) conecta con uncamino conductor específico (75A-D) en dicha plataforma (23) cuyo camino conductor específico (75A-D)conecta con un agujero de interconexión (73A-D) específico de la plataforma, que desciende desde un puntode conexión de los puntos de conexión del patrón de los puntos de conexión (29A-29B), en donde dichosagujeros de interconexión (77) del montante se extienden hacia arriba en dicho primer montante (25) hasta unborde superior de dicho primer lado de dicha plataforma (23) para así exponer una superficie superior dedichos agujeros de interconexión (77) del montante que se extienden hacia arriba en dicha superficie superiorde dicha plataforma (23) y dichos agujeros de interconexión (77) del montante que se extienden hacia arribaen dicho segundo montante (27) se extienden hacia arriba hasta un borde superior de dicho segundo lado dedicha plataforma (23) para exponer un extremo superior de dichos agujeros de interconexión que se extiendenhacia arriba en dicha superficie superior de dicha plataforma (23); e) en donde dicho soporte forma una unidad modular que puede aceptar al menos una microplaqueta (51) decircuitos integrados en dicho patrón de puntos de conexión (29A, 29B) en la superficie de dicha plataforma(23) en dicho patrón de puntos de conexión (29A, 29B), y conecta esa microplaqueta con una placa decircuitos impresos a la que dicho soporte está unido y proporciona en el espacio debajo de la superficie inferiorde dicho soporte un lugar para unir al menos una segunda microplaqueta (52) de circuitos integrados a unaplaca (49) de circuitos a la que está unido dicho soporte; caracterizado porque f) dichos agujeros de interconexión (73A-D, 77) son recubiertos electrolíticamente; y g) en donde los espacios huecos dejados en dichos agujeros de interconexión son llenados con un material noconductor (91) para de este modo eliminar dichos espacios huecos y tener en cuenta la colocación de unpunto de conexión en la parte superior de dicho agujero de interconexión y así no tener que desplazar dichopunto de conexión de dichos agujeros de interconexión.

公开(公告)号：AT427561T

公开(公告)日：2009-04-15

申请号：AT01981665

申请日：2001-10-16

Applicant: LEGACY ELECTRONICS INC

Inventor： KLEDIZK KENNETH ,  ENGLE JASON

IPC: H01L25/10 ,  H01L25/18 ,  H01L25/11 ,  H05K1/02 ,  H05K1/14 ,  H05K3/34 ,  H05K3/36

Abstract: An improved multi-chip module includes a main circuit board having an array of electrical interconnection pads to which are mounted a plurality of IC package units. Each IC package unit includes a pair of IC packages, both of which are mounted on opposite sides of a package carrier. The package units may be mounted on one or both sides of the main circuit board. A first primary embodiment of the invention employs a laminar package carrier having a pair of major planar surfaces. Each planar surface incorporates electrical contact pads. One IC package is surface mounted on each major planar surface, by interconnecting the leads of the package with the contact pads on the planar surface, to form the IC package unit. A second primary embodiment of the invention utilizes a carrier substrate, which has a pair of recesses for back-to-back surface mounting of the IC package pair. The two IC packages may be in contact with opposite sides of a heat sink layer embedded within the carrier substrate. Each resulting IC package unit is surface mounted to the main circuit board. A third primary embodiment of the invention incorporates features of both the first and second primary embodiments. One of the packages is mounted on a planar surface of the carrier right side up, while the other package is mounted on the carrier in a recess upside down. Several variants of this embodiment are possible. Either the IC package that is mounted on the planar surface of the carrier, or the IC package that is mounted within the recess, may be mounted adjacent to the main circuit board. In the former case, the adjacent package of the package unit fits within a recess on the main circuit board. In the latter case, the adjacent package of the package unit mounts on a planar surface of the main circuit board. For any of the three primary main embodiments, the carrier may be equipped with its own set of interconnection leads which interface with the interconnection pads on the main circuit board or connection may be made directly between the leads of one package and the interconnection pads of the circuit board.