公开(公告)号：AT386369T

公开(公告)日：2008-03-15

申请号：AT04813861

申请日：2004-12-13

Applicant: MICROCHIP TECH INC

Inventor： LOURENS RUAN ,  EAGAR LAYTON ,  COOPER RUSSELL

IPC: H04B1/24 ,  G04C11/02 ,  G04G5/00 ,  G04G7/02 ,  H03H11/12

Abstract: A time signal receiver and decoder receives, detects and stores time information from time signals, e.g., WWV, WWVH, WWVB (USA), JJY (Japan), MSF (UK) and the like. The time information may be used for a self setting clock, and the clock may be used as a reference in time sensitive applications, devices and systems. The time signal receiver may use a high-Q state variable bandpass filter or an anti-notch filter circuit for selectivity at the time signal frequency of interest. The decoder is coupled to the time signal receiver, decodes the time information in the received time signal and may store the decoded time information.

公开(公告)号：ES2626629T3

公开(公告)日：2017-07-25

申请号：ES08755376

申请日：2008-05-13

Applicant: MICROCHIP TECH INC

Inventor： WANG GUOLI ,  THOMSEN JOSEPH ,  COOPER RUSSELL

IPC: H03K19/0185 ,  H03K19/003

Abstract: Un circuito integrado que opera a un voltaje de operación nominal (VDD) con una pastilla de señal (140) y un circuito de control (100) acoplado a la pastilla de señal (140), comprendiendo el circuito de control (100): un primer transistor semiconductor de óxido metálico de canal N (NMOS) (142) que tiene un drenaje acoplado a la pastilla de señal de circuito integrado (140) y una compuerta acoplada al voltaje de operación nominal (VDD); un segundo transistor NMOS (128) que tiene una fuente acoplada a un común de potencia (130) y un drenaje acoplado a una fuente del primer transistor NMOS (142); un primer transistor semiconductor de óxido metálico de canal P (PMOS) (126) que tiene un drenaje acoplado a la pastilla de señal (140) de circuito integrado; un segundo transistor PMOS (124) que tiene un drenaje acoplado a una fuente del primer transistor PMOS (126), y una fuente del segundo transistor PMOS (124) acoplada al voltaje de operación nominal (VDD); un tercer transistor PMOS (122) que tiene un drenaje acoplado a la pastilla de señal de circuito integrado (140) y una fuente acoplada a una compuerta del segundo transistor PMOS (124); un cuarto transistor PMOS (114) que tiene un drenaje acoplado a la compuerta del segundo transistor PMOS (124) y la fuente del tercer transistor PMOS (122), teniendo el cuarto transistor PMOS (114) una fuente acoplada a una señal de control (108); un tercer transistor NMOS (116) que tiene un drenaje acoplado a la compuerta del segundo transistor PMOS (124) y la fuente del tercer transistor PMOS (122), teniendo el tercer transistor NMOS (116) una compuerta acoplada al voltaje de operación nominal y una fuente acoplada a la señal de control (108); un cuarto transistor NMOS (120) que tiene una fuente acoplada a la pastilla de señal de circuito integrado (140); un quinto transistor PMOS (118) que tiene una fuente acoplada a la pastilla de señal de circuito integrado (140) y una compuerta acoplada al voltaje de operación nominal (VDD); los drenajes del cuarto transistor NMOS (120) y del quinto transistor PMOS (118) están acoplados a una compuerta del cuarto transistor PMOS (114); una compuerta del primer transistor PMOS (126) está acoplada a una señal de salida de datos (110); caracterizado porque la señal de control es una señal de control (108) que cuando se establece proporciona una tolerancia a cin30 co voltios de la pastilla de señal de circuito integrado (140); la compuerta del cuarto transistor NMOS (120) está acoplada al voltaje nominal de operación (VDD); una compuerta del segundo transistor NMOS (128) está acoplada a una señal de validación de salida de datos (112); un primer diodo parásito (132) está formado entre la fuente y el drenaje del primer transistor PMOS (126); y un segundo diodo parásito (134) está formado entre la fuente y el drenaje del segundo transistor PMOS (124), en el que cuando la señal de control (108) está en una lógica 1, el circuito de control se controla de tal manera que el flujo de corriente a través del segundo diodo parásito (134) puede accionar la pastilla de señal del circuito integrado (140) hasta sustancialmente el voltaje de operación nominal (VDD) mientras el segundo diodo parásito (134) evita sustancialmente el flujo de corriente desde la pastilla de señal de circui40 to integrado (140) hasta el voltaje de operación nominal (VDD) cuando la pastilla de señal de circuito integrado (140) está a un voltaje superior al voltaje de operación nominal (VDD).