公开(公告)号：US3446989A

公开(公告)日：1969-05-27

申请号：US3446989D

申请日：1966-08-15

Applicant: MOTOROLA INC

Inventor： ALLEN FRIHOFF GRANT ,  SEELBACH WALTER C

IPC: H03K3/037 ,  H03K19/086 ,  H03K19/08

CPC classification number: H03K19/0866 ,  H03K3/037

公开(公告)号：US3424928A

公开(公告)日：1969-01-28

申请号：US3424928D

申请日：1966-09-13

Applicant: MOTOROLA INC

Inventor： PRIEL URY ,  SEELBACH WALTER C

IPC: H03K3/037 ,  H03K3/26

CPC classification number: H03K3/037

公开(公告)号：US3422283A

公开(公告)日：1969-01-14

申请号：US3422283D

申请日：1965-07-15

Applicant: MOTOROLA INC

Inventor： MURRAY DONALD E ,  SEELBACH WALTER C

IPC: G11C15/04 ,  H03K19/086 ,  H03K19/08

CPC classification number: G11C15/04 ,  H03K19/086 ,  H03K19/0866

公开(公告)号：US3445680A

公开(公告)日：1969-05-20

申请号：US3445680D

申请日：1965-11-30

Applicant: MOTOROLA INC

Inventor： FOSTER PHILIP B ,  GISSEL RICHARD A ,  SEELBACH WALTER C

IPC: H03K19/003 ,  H03K19/08 ,  H03K19/084 ,  H03K19/34 ,  H03K19/36

CPC classification number: H03K19/0813 ,  H03K19/00376 ,  H03K19/084

公开(公告)号：US3437831A

公开(公告)日：1969-04-08

申请号：US3437831D

申请日：1966-03-21

Applicant: MOTOROLA INC

Inventor： SEELBACH WALTER C ,  KIRKPATRICK FREDERICK J

IPC: H03K19/082 ,  H03K19/08

CPC classification number: H03K19/082

公开(公告)号：US3351778A

公开(公告)日：1967-11-07

申请号：US40238864

申请日：1964-10-08

Applicant: MOTOROLA INC

Inventor： SEELBACH WALTER C ,  CAPPON ARTHUR M ,  DE MARCO PAUL J ,  MILLER NORMAN J

IPC: G11C19/28 ,  H03K3/286

CPC classification number: H03K3/286 ,  G11C19/28

公开(公告)号：CA819878A

公开(公告)日：1969-08-05

申请号：CA819878D

Applicant: MOTOROLA INC

Inventor： PRIEL URY ,  SEELBACH WALTER C

公开(公告)号：US3706130A

公开(公告)日：1972-12-19

申请号：US3706130D

申请日：1970-07-13

Applicant: MOTOROLA INC

Inventor： SEELBACH WALTER C ,  LAMPATHAKIS KYRIAKOSE

IPC: H01L23/48 ,  H01L27/02 ,  B01J17/00

CPC classification number: H01L27/0229 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/3011 ,  Y10S148/037 ,  Y10S148/085 ,  H01L2924/00

Abstract: A voltage distribution system formed in a monolithic integrated circuit structure and a process for making same. Adjacent P-type and N-type conductivity semiconductor layers form respective portions of separate conductive paths for distributing electrical potentials to semiconductor devices or other components within the same integrated structure. P-type and N-type channels are formed within various portions of the semiconductor layers to complete the conductive paths, and reverse biased junctions electrically isolate the conductive paths and prevent electrical interference between same.

Abstract translation: 一种以单片集成电路结构形成的电压分配系统及其制造方法。 相邻的P型和N型导电性半导体层形成用于将电势分配到同一集成结构内的半导体器件或其他部件的分开的导电路径的各个部分。 在半导体层的各个部分中形成P型和N型沟道以完成导电路径，并且反向偏置接合部电隔离导电路径并防止其间的电气干扰。

公开(公告)号：US3541353A

公开(公告)日：1970-11-17

申请号：US3541353D

申请日：1967-09-13

Applicant: MOTOROLA INC

Inventor： SEELBACH WALTER C ,  FOSTER PHILIP B

IPC: H03K19/0175 ,  H03K17/00 ,  H03K19/08

CPC classification number: H03K19/017518

公开(公告)号：US3444395A

公开(公告)日：1969-05-13

申请号：US3444395D

申请日：1966-06-23

Applicant: MOTOROLA INC

Inventor： FOSTER PHILIP B ,  GISSEL RICHARD A ,  SEELBACH WALTER C

IPC: H03K3/286 ,  H03K3/26

CPC classification number: H03K3/286