公开(公告)号：BR112022015270A2

公开(公告)日：2022-09-20

申请号：BR112022015270

申请日：2021-02-05

Applicant: PANASONIC IP CORP AMERICA

Inventor： MASATO OHKAW ,  HIDEO SAITOU ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

IPC: H04N19/117 ,  H04N19/159 ,  H04N19/176 ,  H04N19/186 ,  H04N19/86

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. Em operação, o circuito realiza um processo de determinação para determinar uma força de limite para controlar a filtragem de desbloqueio a ser aplicada a um limite de bloco em uma imagem reconstruída gerada (S311). O processo de determinação inclui um processo de configuração de configuração da força de limite para o segundo valor em um caso onde um modo de codificação fora de um modo de codificação de um bloco atual e um modo de codificação de um bloco vizinho do bloco atual é diferente do outro modo de codificação fora do modo de codificação do bloco atual e o modo de codificação do bloco vizinho. O um modo de codificação e o outro modo de codificação são os de um modo de cópia intrabloco, um modo de paleta e um modo inter. O processo de configuração é realizado quando o bloco atual é um bloco de luma e não é realizado quando o bloco atual é um bloco de croma.