Synchronizing timing mismatch by data insertion
    1.
    发明公开
    Synchronizing timing mismatch by data insertion 审中-公开
    通过数据插入同步时序错误

    公开(公告)号:KR20120059651A

    公开(公告)日:2012-06-08

    申请号:KR20127012786

    申请日:2008-05-12

    Applicant: QUALCOMM INC

    CPC classification number: H04L7/0016 G10L19/005 H04L7/0029 H04L7/005 H04L25/05

    Abstract: 데이터가 하나의 디바이스에 의해 제공되는 레이트 및 데이터가 다른 디바이스에 의해 프로세싱되는 레이트는 상이할 수 있다. 예를 들어, 송신 디바이스는 송신 클럭에 따라 데이터를 송신할 수 있는 반면, 송신된 데이터를 수신하는 수신 디바이스는 수신 클럭에 따라 데이터를 프로세싱할 수 있다. 송신 및 수신 클럭들 사이의 타이밍 미스매치가 존재하는 경우, 수신 디바이스는 그것이 데이터를 프로세싱하는 것보다 더 빠르게 또는 더 느리게 데이터를 수신할 수 있다. 이러한 경우, 수신된 데이터의 프로세싱과 관련된 에러들이 존재할 수 있다. 이와 같은 타이밍 미스매치들을 처리하기 위해서, 수신 디바이스는 수신된 데이터로부터 데이터를 삭제하거나, 또는 수신된 데이터에 데이터를 삽입할 수 있다. 이러한 연산들과 관련하여, 수신 디바이스는 삽입 또는 삭제가 결과적인 출력 신호 상에서 미칠 수 있는 임의의 역효과를 완화시키는 방식으로 삽입 지점 또는 삭제 지점에서 또는 그 부근에서 수신된 데이터를 수정할 수 있다.

    Synchronizing timing mismatch by data deletion
    2.
    发明公开
    Synchronizing timing mismatch by data deletion 审中-公开
    通过数据删除同步时序错误

    公开(公告)号:KR20120059652A

    公开(公告)日:2012-06-08

    申请号:KR20127012790

    申请日:2008-05-12

    Applicant: QUALCOMM INC

    CPC classification number: H04L7/0016 G10L19/005 H04L7/0029 H04L7/005 H04L25/05

    Abstract: 데이터가 하나의 디바이스에 의해 제공되는 레이트 및 데이터가 다른 디바이스에 의해 프로세싱되는 레이트는 상이할 수 있다. 예를 들어, 송신 디바이스는 송신 클럭에 따라 데이터를 송신할 수 있는 반면, 송신된 데이터를 수신하는 수신 디바이스는 수신 클럭에 따라 데이터를 프로세싱할 수 있다. 송신 및 수신 클럭들 사이의 타이밍 미스매치가 존재하는 경우, 수신 디바이스는 그것이 데이터를 프로세싱하는 것보다 더 빠르게 또는 더 느리게 데이터를 수신할 수 있다. 이러한 경우, 수신된 데이터의 프로세싱과 관련된 에러들이 존재할 수 있다. 이와 같은 타이밍 미스매치들을 처리하기 위해서, 수신 디바이스는 수신된 데이터로부터 데이터를 삭제하거나, 또는 수신된 데이터에 데이터를 삽입할 수 있다. 이러한 연산들과 관련하여, 수신 디바이스는 삽입 또는 삭제가 결과적인 출력 신호 상에서 미칠 수 있는 임의의 역효과를 완화시키는 방식으로 삽입 지점 또는 삭제 지점에서 또는 그 부근에서 수신된 데이터를 수정할 수 있다.

Patent Agency Ranking