公开(公告)号：JP2015179848A

公开(公告)日：2015-10-08

申请号：JP2015084337

申请日：2015-04-16

Applicant: QUALCOMM INC

Inventor： KENNETH CASCONE ,  GU SHIQUN ,  MATTHEW NOWAK

IPC: H01L21/822 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04 ,  H01L27/06 ,  H01L29/861 ,  H01L29/868

Abstract: 【課題】ESD保護回路によって必要とされるダイ面積を低減する。【解決手段】静電気放電(ESD)保護デバイス(ダイオード)201及び202を、シリコン貫通ビア(TSV:through silicon via)に形成して、ESDイベントに起因する大電圧を緩和するために使用される。ESD保護デバイス201及び202は、積層型デバイスの半導体ダイのアクティブレイヤ間の縦型TSV内に形成される。ESD保護デバイスは、積層の半導体ダイの両方の上の回路によって共有され、空間を節約する。【選択図】図4

公开(公告)号：JP2013140992A

公开(公告)日：2013-07-18

申请号：JP2013019132

申请日：2013-02-04

Applicant: Qualcomm Inc ,  クゥアルコム・インコーポレイテッドQualcomm Incorporated

Inventor： GU SHIQUN ,  MATTHEW NOWAK ,  THOMAS R TOMS

IPC: H01L35/32 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/38 ,  H01L23/522 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K7/20 ,  H01L23/38 ,  H01L25/0657 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2224/05599

Abstract: PROBLEM TO BE SOLVED: To provide a system and method for active thermal control in multilayer IC devices.SOLUTION: Thermal conductivity in a stacked IC device 30 can be improved by constructing one or more active temperature control devices within the stacked IC device. The control devices are thermal electric (TE) devices 300, such as Peltier devices. The TE devices can then be selectively controlled to remove or add heat, as necessary, to maintain the stacked IC device within a given temperature range. The active temperature control elements can be P-N junctions created in the stacked IC device and can serve to move the heat laterally.

Abstract translation: 要解决的问题：提供一种用于多层IC器件中的主动热控制的系统和方法。解决方案：通过在堆叠IC器件内构造一个或多个有源温度控制器件，可以提高层叠IC器件30中的导热性。 控制装置是热电（TE）装置300，例如珀尔帖装置。 然后可根据需要选择性地控制TE器件去除或加热，以将堆叠的IC器件保持在给定的温度范围内。 主动温度控制元件可以是在堆叠的IC器件中产生的P-N结，并且可以用于横向移动热量。

公开(公告)号：JP2015019105A

公开(公告)日：2015-01-29

申请号：JP2014195210

申请日：2014-09-25

Applicant: クアルコム,インコーポレイテッド ,  Qualcomm Inc

Inventor： KIM JONGHAE ,  GU SHIQUN ,  HENDERSON BRIAN MATTHEW ,  THOMAS R TOMS ,  LEW G CHUA-EOAN ,  BAZARJANI SEYFOLLAH S ,  MATTHEW NOWAK

IPC: H01L21/822 ,  H01F17/00 ,  H01F19/00 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L27/04

CPC classification number: H01L28/10 ,  H01F17/0013 ,  H01F19/04 ,  H01F2017/002 ,  H01L23/481 ,  H01L23/5227 ,  H01L27/0207 ,  H01L2224/16145 ,  H01L2924/3011

Abstract: 【課題】3次元インダクタ及び変圧器を提供する。【解決手段】3次元オンチップインダクタ、変圧器、及び無線周波増幅器が開示される。無線周波増幅器は、一対の変圧器及びトランジスタを含む。変圧器は、少なくとも2つの誘導結合されたインダクタを含む。インダクタは、第1金属層の複数のセグメントと、第2金属層の複数のセグメントと、第1インダクタ入力部と、第2インダクタ入力部と、前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記第1金属層の複数のセグメント及び前記第2金属層の複数のセグメントを結合する複数の貫通シリコンビアと、を含む。インダクタは対称又は非対称な形状を有することができる。第1金属層はチップのバックエンドオブライン部分における金属層であり得る。第2金属層はチップの再配線層部分に配置され得る。【選択図】図9

Abstract translation: 要解决的问题：提供三维电感器和变压器。解决方案：公开了三维片上电感器，变压器和射频放大器。 射频放大器包括一对变压器和晶体管。 变压器包括至少两个电感耦合电感器。 电感器包括第一金属层的多个段，第二金属层的多个段，第一电感器输入端，第二电感器输入端和耦合第一金属层的多个段的多个穿通硅通孔 以及第二金属层的多个段，以在第一电感器输入端和第二电感器输入端之间形成连续的，不相交的路径。 电感器可以具有对称或不对称的几何形状。 第一金属层可以是芯片的后端部分中的金属层。 第二金属层可以位于芯片的再分布层部分中。

公开(公告)号：JP2014168099A

公开(公告)日：2014-09-11

申请号：JP2014105312

申请日：2014-05-21

Applicant: Qualcomm Inc ,  クアルコム,インコーポレイテッド

Inventor： XIA LI ,  MATTHEW NOWAK ,  KANG SEUNG H ,  HENDERSON BRIAN MATTHEW

IPC: H01L21/822 ,  H01F17/00 ,  H01L27/04

CPC classification number: H01F17/0006 ,  H01F41/046 ,  H01F41/14 ,  H01F2017/0053 ,  H01F2017/0066 ,  H01L23/5227 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide an integrated magnetic film enhanced inductor and a method of forming an integrated magnetic film enhanced inductor.SOLUTION: An integrated magnetic film enhanced inductor includes an inductor metal (530) having a first portion and a second portion, a top metal or bottom metal (532) coupled to the inductor metal, and an isolation film (544) disposed either in, on or adjacently to at least one of the first portion and the second portion of the inductor metal. The isolation film includes a magnetic material (536), such as a magnetic film.

Abstract translation: 要解决的问题：提供一种集成磁性膜增强电感器和形成集成磁性膜增强电感器的方法。解决方案：集成磁性膜增强电感器包括具有第一部分和第二部分的电感器金属（530） 耦合到电感器金属的顶部金属或底部金属（532）以及设置在电感器金属的第一部分和第二部分中的至少一个上或相邻地上的隔离膜（544）。 隔离膜包括诸如磁性膜的磁性材料（536）。

公开(公告)号：JP2014146840A

公开(公告)日：2014-08-14

申请号：JP2014085714

申请日：2014-04-17

Applicant: Qualcomm Inc ,  クアルコム,インコーポレイテッド

Inventor： ZHU XIAOCHUN ,  MATTHEW NOWAK ,  XIA LI ,  KANG SEUNG H

IPC: H01L27/105 ,  H01L21/8246 ,  H01L29/82 ,  H01L43/08

CPC classification number: H01L43/02 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1659 ,  H01F10/3254 ,  H01F10/3272 ,  H01L27/228 ,  H01L43/08 ,  H01L43/12

Abstract: PROBLEM TO BE SOLVED: To provide magnetic tunnel junctions (MTJs) and methods of forming the same.SOLUTION: A pinned layer is disposed in an MTJ such that a free layer of the MTJ can be coupled to a drain of an access transistor when provided in a magnetic random access memory (MRAM) bit cell. This structure alters the write current flow direction to align the write current characteristics of the MTJ with write current supply capability of an MRAM bit cell employing the MTJ. As a result, more write current can be provided to switch the MTJ from a parallel (P) state to an anti-parallel (AP) state. An anti-ferromagnetic material (AFM) layer is provided on the pinned layer to fix pinned layer magnetization. To provide enough area for depositing the AFM layer to secure pinned layer magnetization, a pinned layer having a pinned layer surface area greater than a free layer surface area of the free layer is provided.

Abstract translation: 要解决的问题：提供磁隧道结（MTJ）及其形成方法。解决方案：钉扎层设置在MTJ中，使得当提供的MTJ的自由层可以耦合到存取晶体管的漏极时 在磁随机存取存储器（MRAM）位单元中。 该结构改变写入电流流动方向，以使MTJ的写入电流特性与使用MTJ的MRAM位单元的写入电流供应能力对准。 结果，可以提供更多的写入电流来将MTJ从并行（P）状态切换到反并行（AP）状态。 在钉扎层上提供反铁磁材料（AFM）层以固定钉扎层的磁化强度。 为了提供足够的用于沉积AFM层以确保钉扎层磁化的区域，提供了具有大于自由层的自由层表面积的钉扎层表面积的钉扎层。

公开(公告)号：JP2013138239A

公开(公告)日：2013-07-11

申请号：JP2013034604

申请日：2013-02-25

Applicant: Qualcomm Inc ,  クゥアルコム・インコーポレイテッドQualcomm Incorporated

Inventor： GU SHIQUN ,  MATTHEW NOWAK

IPC: H01L27/00 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/0657 ,  H01L25/50 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014

Abstract: PROBLEM TO BE SOLVED: To prevent corrosive elements (or at least an oxidizing agent) from making contact with metal connections at an interface between two layers of a stacked IC device.SOLUTION: When two layers 101, 102 are positioned in close proximity to each other, a gap 120 is formed at a boundary of surfaces of the two layers 101, 102. This gap 120 is bounded by a peripheral seal 110, 113 between the layers. In one embodiment, a vacuum is created within the gap 120, thereby reducing a corrosive atmosphere within the gap 120. In another embodiment, the gap 120 is filled with an inert gas, such as argon.

Abstract translation: 要解决的问题：为了防止腐蚀性元素（或至少一种氧化剂）在层叠的IC器件的两层之间的界面处与金属连接接触。解决方案：当两层101,102紧邻每一层时 另一方面，在两个层101,102的表面的边界处形成间隙120.该间隙120由层之间的周边密封件110,113限定。 在一个实施例中，在间隙120内产生真空，从而减小间隙120内的腐蚀性气氛。在另一个实施例中，间隙120填充有惰性气体，例如氩气。

公开(公告)号：BRPI0914631B1

公开(公告)日：2020-09-29

申请号：BRPI0914631

申请日：2009-06-19

Applicant: QUALCOMM INC

Inventor： MATTHEW NOWAK ,  SHIQUN GU ,  THOMAS R TOMS

IPC: H01L23/38 ,  H01L25/065

Abstract: controle térmico ativo para dispositivos ic empilhados condutividade térmica em um dispositivo ic empilhado (30) pode ser aperfeiçoada por construir um ou mais dispositivos de controle de temperatura no dispositivo ic empilhado. em uma modalidade, os dispositivos de controle são dispositivos elétricos térmicos (te), como dispositivos peltier. os dispositivos te (300) podem ser então seletivamente controlados para remover ou adicionar calor, conforme necessário, para manter o dispositivo ic empilhado em uma faixa de temperatura definida. os elementos de controle de temperatura definida. os elementos de controle de temperatura ativa podem ser junções p-n (301, 302) criadas no dispositivo ic empilhado e podem servir para mover o calor lateralmente e /ou verticalmente, como desejado.

公开(公告)号：BR112012007822B1

公开(公告)日：2020-04-07

申请号：BR112012007822

申请日：2010-10-07

Applicant: QUALCOMM INC

Inventor： BRIAN MATTHEW HENDERSON ,  JONGHAE KIM ,  LEW G CHUA-EOAN ,  MATTHEW NOWAK ,  SEYFOLLAH S BAZARJANI ,  SHIQUN GU ,  THOMAS R TOMS

IPC: H01F17/00 ,  H01L21/02 ,  H01L23/48 ,  H01L23/522 ,  H01L27/06

Abstract: indutor, transformador e amplificador de radiofrequência em chip tridimensional são descritos um indutor, transformador e amplificador de radiofrequência em chip tridimensional. o amplificador de radiofrequência inclui um par de transformadores e um transistor. os transformadores incluem pelo menos dois indutores acoplados por indução. os indutores incluem uma pluralidade de segmentos (704) de uma primeira camada metálica, uma pluralidade de segmentos (706) e uma segunda camada metálica, uma primeira entrada de indutor (708), uma segunda entrada de indutor (710) e uma pluralidade de vias através de silício (702) acoplando a pluralidade de segmentos da primeira camada metálica e a pluralidade de segmentos da segunda camada metálica para formar um percurso contínuo sem interseção entre a primeira entrada de indutor e a segunda entrada de indutor. os indutores podem ter uma geométrica simétrica ou assimétrica. a primeira camada metálica pode ser uma camada metálica na seção de back-end-de-linha do chip. a segunda camada metálica pode ser localizada na camada de design redistribuída do chip.

公开(公告)号：BRPI0918915A2

公开(公告)日：2018-02-14

申请号：BRPI0918915

申请日：2009-09-01

Applicant: QUALCOMM INC

Inventor： KENNETH KASKOUN ,  MATTHEW NOWAK ,  SHIQUN GU

IPC: H01L23/48 ,  H01L23/60 ,  H01L25/065