公开(公告)号：ES2715029T3

公开(公告)日：2019-05-31

申请号：ES16754368

申请日：2016-08-10

Applicant: QUALCOMM INC

Inventor： AGRAWAL NEHA ,  MOHAMAD SAJIN ,  LEE CHULKYU

IPC: G06F1/08 ,  H03K3/037 ,  H03K7/06 ,  H03K19/21 ,  H03K21/00 ,  H03K21/02 ,  H03K21/10 ,  H03K23/00 ,  H03K23/64

Abstract: Un procedimiento para dividir una señal de reloj de entrada por una proporción de división programable, el procedimiento que comprende: contar (510), en los bordes de la señal de reloj de entrada, el módulo de la proporción de división programable para producir una señal de recuento; producir (520), en función de la señal de recuento y la proporción de división programable, una señal de reloj de media tasa común, una señal de reloj de media tasa par y una señal de reloj de media tasa impar, cada una alternando a una mitad de la tasa de la señal de reloj de salida; y combinar (530) la señal de reloj de media tasa común y la señal de reloj de media tasa par para producir una señal de reloj par; combinar (530) la señal de reloj de media tasa común y la señal de reloj de media tasa impar para producir una señal de reloj impar; y seleccionar como señal de reloj de salida, la señal de reloj par cuando la proporción de división programable es par y seleccionar, como señal de reloj de salida, la señal de reloj impar cuando la proporción de división programable es impar.

公开(公告)号：HUE043658T2

公开(公告)日：2019-08-28

申请号：HUE16754368

申请日：2016-08-10

Applicant: QUALCOMM INC

Inventor： AGRAWAL NEHA ,  MOHAMAD SAJIN ,  LEE CHULKYU

IPC: G06F1/08 ,  H03K7/06 ,  H03K19/21 ,  H03K21/00 ,  H03K21/02 ,  H03K21/10 ,  H03K23/00 ,  H03K23/64