interconexão de dispositivo periférico adaptável para iniciação de subestado de ligação para desempenho otimizado e economia de energia

    公开(公告)号:BR112018068481A2

    公开(公告)日:2019-01-22

    申请号:BR112018068481

    申请日:2017-02-16

    Applicant: QUALCOMM INC

    Abstract: sistemas, métodos e dispositivos para modificar adaptativamente os tempos de latência que gerenciam a entrada de uma interface pcie em estados de baixa energia são aqui descritos. um método executado por um controlador de uma interface pcie inclui a determinação de que um burst de dados está sendo transmitido em um link pcie, configurando um cronômetro para sinalizar quando um período de latência de entrada ocorrer após determinar que um link pcie entrou em estado ocioso, fazendo com que um ou mais circuitos da interface pcie possam entrar em um estado de baixa energia quando o cronômetro sinalizar que o período de latência de entrada expirou antes do link pcie se tornar ativo e aumentar o período de latência de entrada quando um número de entradas da interface pcie estado de baixa energia que ocorre durante a transmissão do burst de dados exceder a um número de limite máximo.

    sistemas de controle de velocidade de enlace para otimização de energia

    公开(公告)号:BR112018069096A2

    公开(公告)日:2019-01-29

    申请号:BR112018069096

    申请日:2017-03-23

    Applicant: QUALCOMM INC

    Abstract: trata-se de sistemas de controle de velocidade de enlace para otimização de energia. em um aspecto, um enlace de comunicação ajusta uma velocidade de transferência de dados com base em níveis de utilização de enlace. em um segundo aspecto exemplificativo, uma ou mais condições que afetam uma velocidade de enlace são ponderadas e coletivamente avaliadas para determinar uma velocidade de enlace ideal ou eficiente. ajustando-se a velocidade de enlace dessa maneira, velocidades de enlace mais baixas podem ser usadas, e economias de energia útil podem ser efetuadas.

Patent Agency Ranking