公开(公告)号：BR112017027806A2

公开(公告)日：2018-08-28

申请号：BR112017027806

申请日：2016-06-17

Applicant: QUALCOMM INC

Inventor： AMIT GIL ,  JAMES LIONEL PANIAN ,  OFER ROSENBERG ,  SHAUL YOHAI YIFRACH

IPC: G06F15/167 ,  G06F12/0806

Abstract: aprimoramentos orientados por coerência para uma camada de transação de pcie são revelados. em um aspecto exemplar, um agente de coerência é adicionado a um sistema de pcie para suportar um modelo de consistência relaxado para uso da memória ali. em particular, os pontos finais podem solicitar a propriedade das porções da memória para ler e gravar na memória. o agente de coerência atribui uma faixa de endereço incluindo as porções solicitadas. o ponto final solicitante copia os conteúdos da memória correspondentes à faixa de endereço atribuída na memória do ponto final local para realizar as operações de leitura e gravação localmente. o ponto final proprietário pode fornecer um instantâneo atualizado dos conteúdos de memória copiados mediante solicitação. ao completar o uso do conteúdo da memória copiada ou mediante solicitação do agente de coerência, a propriedade da faixa de endereços retorna ao complexo raiz e o ponto final envia o conteúdo atualizado de volta para a faixa de endereços no elemento de memória do sistema.

公开(公告)号：BR112022016997A2

公开(公告)日：2022-10-25

申请号：BR112022016997

申请日：2021-03-04

Applicant: QUALCOMM INC

Inventor： SERAG GADELRAB ,  KARAMVIR CHATHA ,  OFER ROSENBERG

IPC: G06N3/063

Abstract: QUANTIZAÇÃO ADAPTATIVA PARA EXECUÇÃO DE MODELOS DE APRENDIZAGEM DE MÁQUINA. Certos aspectos da presente divulgação fornecem técnicas para executar de forma adaptativa modelos de aprendizagem de máquina em um dispositivo de computação. Um método de exemplo geralmente inclui receber informações de peso para um modelo de aprendizagem de máquina a ser executado em um dispositivo de computação. As informações de peso recebidas são reduzidas em informações de peso quantizado tendo um tamanho de bit reduzido em relação às informações de peso recebidas. As primeiras inferências usando o modelo de aprendizagem de máquina e as informações de peso recebidas, e as segundas inferências são realizadas usando o modelo de aprendizagem de máquina e as informações de peso quantizado. Os resultados da primeira e da segunda inferências são comparados, é determinado que os resultados da segunda inferência estão dentro de um nível de desempenho limite dos resultados das primeiras inferências e, com base na determinação, uma ou mais inferências subsequentes são realizadas usando o modelo de aprendizagem de máquina e as informações de peso quantizado.

公开(公告)号：BR112017027791A2

公开(公告)日：2018-08-28

申请号：BR112017027791

申请日：2016-06-17

Applicant: QUALCOMM INC

Inventor： AMIT GIL ,  JAMES LIONEL PANIAN ,  OFER ROSENBERG ,  PIYUSH PATEL ,  SHAUL YOHAI YIFRACH

IPC: G06F13/24

Abstract: dados de interrupção sinalizada de mensagem (msi) estendida são revelados. em um aspecto, os bits de msi são modificados para incluir um identificador de nível de sistema. em um aspecto exemplar, dezesseis bits superiores da mensagem de msi são modificados para se configurarem como o identificador de nível de sistema. ao prover o identificador do nível de sistema incorporado nos dados de mensagem de msi, um controlador de interrupção pode verificar a fonte de interrupção.

公开(公告)号：BR112018069096A2

公开(公告)日：2019-01-29

申请号：BR112018069096

申请日：2017-03-23

Applicant: QUALCOMM INC

Inventor： MURALI KRISHNA ,  NEVEN KLACAR ,  OFER ROSENBERG ,  SHAILESH MAHESHWARI ,  SUYASH RANJAN

IPC: G06F13/42 ,  G06F1/32

Abstract: trata-se de sistemas de controle de velocidade de enlace para otimização de energia. em um aspecto, um enlace de comunicação ajusta uma velocidade de transferência de dados com base em níveis de utilização de enlace. em um segundo aspecto exemplificativo, uma ou mais condições que afetam uma velocidade de enlace são ponderadas e coletivamente avaliadas para determinar uma velocidade de enlace ideal ou eficiente. ajustando-se a velocidade de enlace dessa maneira, velocidades de enlace mais baixas podem ser usadas, e economias de energia útil podem ser efetuadas.

公开(公告)号：BR112017027661A2

公开(公告)日：2018-08-28

申请号：BR112017027661

申请日：2016-06-01

Applicant: QUALCOMM INC

Inventor： AMIT GIL ,  JAMES LIONEL PANIAN ,  OFER ROSENBERG ,  PIYUSH PATEL ,  SHAUL YOHAI YIFRACH

IPC: G06F13/42

Abstract: o sistema pcie inclui um sistema de hospedeiro (304) e pelo menos um ponto de terminação de pcie (302). o ponto de terminação de pcie é configurado para determinar um ou mais atributos de transações específicas que podem melhorar a eficiência e o desempenho de uma transação de hospedeiro predefinida. o ponto de terminação de pcie codifica os atributos de transações específicas em um prefixo de pacote de camada de transação (tlp) de pelo menos um tlp de pcie e fornece o tlp de pcie ao sistema de hospedeiro. o complexo de raiz de pcie (316) no sistema de hospedeiro é configurado para detectar e extrair os atributos de transações específicas a partir do prefixo de tlp do tlp de pcie recebido a partir do ponto de terminação de pcie. ao comunicar os atributos de transações específicas no prefixo de tlp do tlp de pcie, é possível melhorar a eficiência e o desempenho do sistema pcie sem violar o padrão pcie existente.