中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

16 records (took 0.045 seconds)

    Filtrado de bucle adaptable para soporte de formato de color
    1.
    发明专利
    Filtrado de bucle adaptable para soporte de formato de color 未知

    公开(公告)号：CO2022014475A2

    公开(公告)日：2022-11-08

    申请号：CO2022014475

    申请日：2022-10-12

    Applicant: QUALCOMM INC

    Inventor： KARCZEWICZ MARTA ,  RUSANOVSKYY DMYTRO ,  ZHANG YAN

    IPC: H04N19/70 ,  H04N19/117 ,  H04N19/82

    Abstract: En la presente se describen sistemas y técnicas para procesar datos de video. Por ejemplo, un proceso puede incluir obtener un flujo de bits de video, en donde el flujo de bits de video incluye datos de filtro de bucle adaptable (ALF). El proceso además puede incluir determinar un valor de un indicador de señal de filtro de croma de ALF a partir de los datos de ALF, en donde el valor del indicador de señal de filtro de croma de ALF indica si los datos de filtro de ALF de croma se señaliza en el flujo de bits de video. El proceso además puede incluir procesar al menos una porción de un segmento de datos de video en función del valor del indicador de señal de filtro de croma de ALF.

    CODIFICACIÓN AFÍN CON RECORTE DE VECTOR
    2.
    发明专利
    CODIFICACIÓN AFÍN CON RECORTE DE VECTOR 未知

    公开(公告)号：AR120105A1

    公开(公告)日：2022-02-02

    申请号：ARP200102689

    申请日：2020-09-28

    Applicant: QUALCOMM INC

    Inventor： RUSANOVSKYY DMYTRO ,  KARCZEWICZ MARTA ,  ZHANG YAN

    IPC: H04N19/103 ,  H04N19/132 ,  H04N19/139 ,  H04N19/176 ,  H04N19/186 ,  H04N19/513

    Abstract: Sistemas, métodos y medios de almacenamiento legibles por computadora para codificación y compresión de video. Modos de codificación afín para codificación y compresión de video. Uno es un aparato para codificar datos de video, en donde el aparato comprende una memoria y uno o más procesadores acoplados a la memoria. El uno o más procesadores están configurados para obtener un bloque de codificación actual a partir de los datos de video, determinar los datos de control para el bloque de codificación actual y determinar uno o más parámetros de recorte del vector de movimiento afín a partir de los datos de control. El uno o más procesadores seleccionan además una muestra del bloque de codificación actual, determinan un vector de movimiento afín para la muestra del bloque de codificación actual y recortan el vector de movimiento afín usando el uno o más parámetros de recorte del vector de movimiento afín para generar un vector de movimiento afín recortado.

    MOTION VECTOR DIFFERENCE SIGN PREDICTION FOR VIDEO CODING
    4.
    发明专利
    MOTION VECTOR DIFFERENCE SIGN PREDICTION FOR VIDEO CODING 未知

    公开(公告)号：CA3227220A1

    公开(公告)日：2023-04-06

    申请号：CA3227220

    申请日：2022-09-02

    Applicant: QUALCOMM INC

    Inventor： ZHANG YAN ,  RAY BAPPADITYA ,  SEREGIN VADIM ,  KARCZEWICZ MARTA

    IPC: H04N19/139 ,  H04N19/176 ,  H04N19/54 ,  H04N19/56 ,  H04N19/567 ,  H04N19/70

    Abstract: A video decoder may be configured to construct motion vector candidates using possible sign values, respective magnitudes of motion vector difference components, and a motion vector predictor for a block of video data, wherein the possible sign values include a positive sign value and a negative sign value, sort the motion vector candidates based on a cost for each of the motion vector candidates to create a sorted list, determine a respective motion vector difference sign for each motion vector difference coordinate based on a motion vector sign predictor index and the sorted list, and decode the block of video data using the respective magnitudes of motion vector difference coordinates and the respective motion vector difference sign for each motion vector difference component.

    FAST CELL RESELECTION
    5.
    发明专利
    FAST CELL RESELECTION 未知

    公开(公告)号：CA3000546C

    公开(公告)日：2021-11-02

    申请号：CA3000546

    申请日：2015-12-29

    Applicant: QUALCOMM INC

    Inventor： XIE LING ,  TSAI SHIAU-HE ,  MAO JIE ,  ZHANG YAN ,  CHEN HUICHUN ,  WANG SHANSHAN ,  TIAN SONG ,  XIE YONG

    IPC: H04W36/24

    Abstract: A user equipment (UE) expedites cell reselection. In one instance, the UE startsa reselection timer for reselecting to a neighbor cell when a signal quality of a serving cell is determined to fall below a first threshold. The UE then expedites reselecting to the neighbor cell based on a difference between the signal quality of the serving cell and the signal quality of the neighbor cell when the signal quality of the serving cell falls below a second threshold.

    Reselección rápida de células
    6.
    发明专利
    Reselección rápida de células 未知

    公开(公告)号：ES2870990T3

    公开(公告)日：2021-10-28

    申请号：ES15911738

    申请日：2015-12-29

    Applicant: QUALCOMM INC

    Inventor： XIE LING ,  TSAI SHIAU-HE ,  MAO JIE ,  ZHANG YAN ,  CHEN HUICHUN ,  WANG SHANSHAN ,  TIAN SONG ,  XIE YONG

    IPC: H04W48/20 ,  H04W36/24 ,  H04W36/30 ,  H04W48/16

    Abstract: Un procedimiento de comunicación inalámbrica, el procedimiento realizado por un equipo de usuario, UE, comprendiendo el procedimiento: iniciar (1102) un temporizador de reselección para reseleccionar una célula vecina cuando se determina que una calidad de señal de una célula de servicio cae por debajo de un primer umbral; y acelerar (1104) la reselección a la célula vecina basada al menos en parte en una diferencia entre la calidad de la señal de la célula de servicio y la calidad de la señal de la célula vecina cuando la calidad de la señal de la célula de servicio cae por debajo de un segundo umbral, en el que acelerar la reselección a la célula vecina consiste en reseleccionar a la célula vecina antes de una expiración programada del temporizador de reselección.

    A GLITCH-FREE CLOCK SIGNAL MULTIPLEXER CIRCUIT AND METHOD OF OPERATION
    8.
    发明专利
    A GLITCH-FREE CLOCK SIGNAL MULTIPLEXER CIRCUIT AND METHOD OF OPERATION 未知

    公开(公告)号：CA2653630C

    公开(公告)日：2012-01-03

    申请号：CA2653630

    申请日：2007-06-13

    Applicant: QUALCOMM INC

    Inventor： SAINT-LAURENT MARTIN ,  ZHANG YAN

    IPC: H04L7/02 ,  G06F1/08 ,  H03K5/1252 ,  H04L7/00

    Abstract: Techniques for the design and use of a digital signal processor, including for processing transmissions in a communications system. Reduced glitch occurs in switching from a first clock input to a second clock input driving a clock multiplexer. The clock multiplexer receives a first clock input and provides a clock output and determines a low phase output level in the clock output. For a limited period of time, a low phase output level is forced. The clock multiplexer receives a second clock input and determines a low phase input level in the second clock input signal. Switching to providing the clock output in response to the second clock input occurs during the low phase input level in the second clock input signal. Then, the output of the clock multiplexer follows the phase level of the second clock signal.

    9.
    发明专利
    未知

    公开(公告)号：AT477635T

    公开(公告)日：2010-08-15

    申请号：AT07798523

    申请日：2007-06-13

    Applicant: QUALCOMM INC

    Inventor： SAINT-LAURENT MARTIN ,  ZHANG YAN

    IPC: H04L7/02

    Abstract: Techniques for the design and use of a digital signal processor, including for processing transmissions in a communications system. Reduced glitch occurs in switching from a first clock input to a second clock input driving a clock multiplexer. The clock multiplexer receives a first clock input and provides a clock output and determines a low phase output level in the clock output. For a limited period of time, a low phase output level is forced. The clock multiplexer receives a second clock input and determines a low phase input level in the second clock input signal. Switching to providing the clock output in response to the second clock input occurs during the low phase input level in the second clock input signal. Then, the output of the clock multiplexer follows the phase level of the second clock signal.

    Adaptive loop filtering for color format support
    10.
    发明专利
    Adaptive loop filtering for color format support 未知

    公开(公告)号：AU2021256044A1

    公开(公告)日：2022-09-22

    申请号：AU2021256044

    申请日：2021-04-15

    Applicant: QUALCOMM INC

    Inventor： RUSANOVSKYY DMYTRO ,  ZHANG YAN ,  KARCZEWICZ MARTA

    IPC: H04N19/70 ,  H04N19/117 ,  H04N19/82

    Abstract: Systems and techniques are described herein for processing video data. For example, a process can include obtaining a video bitstream, the video bitstream including adaptive loop filter (ALF) data. The process can further include determining a value of an ALF chroma filter signal flag from the ALF data, the value of the ALF chroma filter signal flag indicating whether chroma ALF filter data is signaled in the video bitstream. The process can further include processing at least a portion of a slice of video data based on the value of the ALF chroma filter signal flag.

Patent Agency Ranking