公开(公告)号：WO1991011058A1

公开(公告)日：1991-07-25

申请号：PCT/US1991000031

申请日：1991-01-09

Applicant: RESEARCH CORPORATION TECHNOLOGIES, INC.

Inventor： RESEARCH CORPORATION TECHNOLOGIES, INC. ,  FITINGOF, Boris

IPC: H03M07/46

CPC classification number: H03M7/42 ,  H03M7/46

Abstract: A method and apparatus is disclosed for providing modulation or compression encoding and decoding. A decoder effectuates a direct enumeration algorithm to accomplish a mapping and includes a ROM (1204) for receiving a signal representing each bit and the number of bits that have been processed and producing a signal representing an element in an array of numbers held in the ROM. An adder (1102) receives the output from the ROM and each bit of the codework. A storage register (1104) stores the output of the adder and the output of the register is connected to the inputs of the adder. Logic AND gates (1106-1108) receive the output of the adder and the signal representing the number of bits processed and output the decoded codeword. An encoder which shares a common part with the decoder effectuates an inverse enumeration algorithm to accomplish an inverse mapping.

Abstract translation: 公开了用于提供调制或压缩编码和解码的方法和装置。 解码器实现直接枚举算法以完成映射，并且包括用于接收表示每个位的信号的ROM（1204）和已经被处理的位数，并且产生表示保存在ROM中的数字阵列中的元素的信号 。 加法器（1102）接收ROM的输出和编码的每一位。 存储寄存器（1104）存储加法器的输出，寄存器的输出连接到加法器的输入端。 逻辑与门（1106-1108）接收加法器的输出和表示处理的位数的信号并输出​​解码码字。 与解码器共享共同部分的编码器实现逆计数算法来完成逆映射。

公开(公告)号：WO1991011059A1

公开(公告)日：1991-07-25

申请号：PCT/US1991000032

申请日：1991-01-09

Applicant: RESEARCH CORPORATION TECHNOLOGIES, INC.

Inventor： RESEARCH CORPORATION TECHNOLOGIES, INC. ,  FITINGOF, Boris ,  MANSURIPUR, Masud

IPC: H03M13/00

CPC classification number: G11B20/10055 ,  G11B20/1426 ,  G11B20/1809

Abstract: A method of and apparatus for providing error correction coding for a block of user data is disclosed in which the user data (101) is initially modulated by a first modulator (102) and then the modulated user data (108) is error correction encoded to produce a first plurality of check bits (106). The first plurality of check bits are then modulated by a second modulator (114) whose output is then fed to a second error correction (120) which produces a second plurality of check bits (118). The modulated user data, the first plurality of check bits and the second plurality of check bits are all fed to a shift register (128) where the error correction encoded user data block is formed. The present invention is useful with magnetic and optical storage devices.

公开(公告)号：EP0510116A1

公开(公告)日：1992-10-28

申请号：EP91904530.0

申请日：1991-01-09

Applicant: Research Corporation Technologies, Inc. (a Delaware corp.)

Inventor： FITINGOF, Boris

IPC: G06F5 ,  G11B20 ,  H03M7 ,  H04B1

CPC classification number: H03M7/42 ,  H03M7/46

Abstract: L'invention se rapporte à un procédé et à un appareil de codage et de décodage par modulation ou par compression, dans lesquels un décodeur effectue un algorithme d'énumération directe pour produire une topographie et contient une mémoire morte (ROM) (1204) destinée à recevoir un signal représentant chaque bit et le nombre de bits qui ont été traités et produisant un signal représentant un élément dans un réseau matriciel de nombres contenu dans la mémoire ROM. Un additionneur (1102) reçoit la sortie provenant de la mémoire ROM et chaque bit du mot de code. Un registre de stockage (1104) stocke la sortie de l'additionneur et la sortie du registre est connectée aux entrées de l'additionneur. Des portes ET logique (1106-1108) reçoivent la sortie de l'additionneur et le signal représentant le nombre de bits traités et sortent le mot de code décodé. Un codeur, qui partage une partie commune avec le décodeur, effectue un algorithme d'énumération inverse pour produire une topographie inverse.