公开(公告)号：CN100490111C

公开(公告)日：2009-05-20

申请号：CN200480015601.4

申请日：2004-06-03

Applicant: S.O.I.TEC绝缘体上硅技术公司 ,  原子能源局

Inventor： C·奥耐特 ,  B·巴塔尤 ,  B·吉斯勒 ,  H·莫里索

IPC: H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76254 ,  H01L21/76259

Abstract: 本发明涉及一种获得结构的方法，所述结构具有至少一个支撑衬底(3)，由源衬底(1)制备的超薄层，尤其由半导体材料制成，并可选地具有插入层。本发明方法包括如下步骤：a)通过分子附着将支撑衬底(3)附着到源衬底(1)的前面(10)，所述源衬底(1)具有限定待转移的有用层(13)的弱区(12)，所述有用层(13)的宽度明显大于所述超薄层(130)的宽度；b)沿着所述弱区(12)将所述支撑衬底(3)从源衬底(1)的剩余部分(14)分离，由此获得具有至少所述被转移的有用层(13)和所述支撑衬底(3)的中间结构；c)减薄所述被转移的有用层(13)直到获得超薄层。本发明用于制备电子学、光电子学或光学领域中的衬底。

公开(公告)号：CN1947240A

公开(公告)日：2007-04-11

申请号：CN200580013475.3

申请日：2005-04-25

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯勒 ,  O·雷萨克

IPC: H01L21/78 ,  H01L21/68

CPC classification number: H01L21/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种制造多个芯片的方法，每个芯片包括至少一个电路，该方法包括下述连续步骤：在半导体材料层上产生芯片，所述层与衬底成一整体；将包括芯片的所述层从衬底转移到支撑；通过根据预定切割图案切割所述层而形成各个芯片。本发明的特征在于，该方法还包括，在将层转移到支撑之前，在支撑上形成对应于切割图案的弱化图案。本发明还涉及用于制造相关支撑的方法和所述支撑。

公开(公告)号：CN1830078A

公开(公告)日：2006-09-06

申请号：CN200480021742.7

申请日：2004-07-28

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯勒 ,  C·奥尔内 ,  O·雷萨克

IPC: H01L21/762

CPC classification number: H01L21/76251

Abstract: 本发明涉及绝缘体上半导体结构，包括由半导体材料制成的部分和由电绝缘材料制成的部分，所述材料彼此结合。弹性应力存在于半导体材料中。由电绝缘材料所制成的部分具有高于SiO2粘滞温度TGSiO2的粘滞温度TG。本发明还涉及用于制造所述绝缘体上半导体结构的方法。

公开(公告)号：CN1802737A

公开(公告)日：2006-07-12

申请号：CN200480015601.4

申请日：2004-06-03

Applicant: S.O.I.TEC绝缘体上硅技术公司 ,  原子能源局

Inventor： C·奥耐特 ,  B·巴塔尤 ,  B·吉斯勒 ,  H·莫里索

IPC: H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76254 ,  H01L21/76259

Abstract: 本发明涉及一种获得结构的方法，所述结构具有至少一个支撑衬底(3)，由源衬底(1)制备的超薄层，尤其由半导体材料制成，并可选地具有插入层。本发明方法包括如下步骤：a)通过分子附着将支撑衬底(3)附着到源衬底(1)的前面(10)，所述源衬底(1)具有限定待转移的有用层(13)的弱区(12)，所述有用层(13)的宽度明显大于所述超薄层(130)的宽度；b)沿着所述弱区(12)将所述支撑衬底(3)从源衬底(1)的剩余部分(14)分离，由此获得具有至少所述被转移的有用层(13)和所述支撑衬底(3)的中间结构；c)减薄所述被转移的有用层(13)直到获得超薄层。本发明用于制备电子学、光电子学或光学领域中的衬底。