公开(公告)号：CN105742258A

公开(公告)日：2016-07-06

申请号：CN201610091145.6

申请日：2011-07-12

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： G·戈丹

IPC: H01L23/485 ,  H01L21/50 ,  H01L21/603 ,  H01L25/065 ,  H01L21/20 ,  H01L21/762 ,  B81C3/00

Abstract: 本发明涉及一种低温键合方法，是一种用于组装第一元件和第二元件的方法，所述第一元件包括至少一个第一衬底或者至少一个芯片，所述第二元件包括至少一个第二衬底，该方法包括：a)在每个衬底上形成被称为键合层的表面层，这些键合层的至少其中之一是在小于或等于300℃的温度下形成的；b)在组装之前对所述键合层进行被称为脱气退火的第一退火，所述第一退火至少部分在至少等于后续的键合界面强化温度(Tr)但低于450℃的温度下进行；c)通过使所述键合层的暴露表面接触来组装所述衬底；d)组装好的结构在低于450℃的键合界面强化温度(Tr)下退火。

公开(公告)号：CN102341900B

公开(公告)日：2015-05-20

申请号：CN200980157864.1

申请日：2009-12-24

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·科尔纳

IPC: H01L21/62

CPC classification number: H01L21/2007

Abstract: 一种制造异质结构(200)的方法，包括将具有第一热膨胀系数的至少一个第一衬底(110)键合到具有第二热膨胀系数的第二衬底(120)上，所述第一热膨胀系数不同于所述第二热膨胀系数。在键合之前，在两个衬底的其中之一上从所述衬底(110)的键合面(110a)开始形成沟道(111)。用具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料(130)填充所述沟道(111)。

公开(公告)号：CN102349149B

公开(公告)日：2014-12-17

申请号：CN201080011159.3

申请日：2010-03-04

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： A·卡斯泰 ,  M·布鲁卡特

IPC: H01L21/762

CPC classification number: H01L21/2007

Abstract: 一种制造复合结构的方法，包括在第一衬底(100)的一面上制造第一层微元件(110)的制造步骤，在制造所述微元件(110)的过程中，所述第一衬底贴合地固定在第一支撑件(121)的固定表面(121a)上；还包括将第一衬底(100)的包含该层微元件(110)的面键合到第二衬底(200)上的键合步骤。在所述键合步骤期间，第一衬底(100)贴合地固定在第二支撑件(221)上，该第二支撑件(221)的固定表面(221a)的平面度小于或等于在第一层微元件(110)的制造过程中采用的第一支撑件(120)的平面度。

公开(公告)号：CN102099894B

公开(公告)日：2014-04-16

申请号：CN200980128003.0

申请日：2009-07-23

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·阿雷纳

IPC: H01L21/18 ,  H01L21/762 ,  H01L33/00

CPC classification number: H01L29/2003 ,  H01L21/187 ,  H01L21/76254 ,  H01L33/0079

Abstract: 一种制造半导体器件或结构的方法，包括在一温度下将半导体材料层键合到另一材料，以及随后改变半导体材料层的温度。另一材料可以被选择为具有如下的热膨胀系数，即在半导体材料层的温度改变时，受控的和/或选择的晶格参数被赋予或保持在半导体材料层中。在一些实施例中，半导体材料层可以包括III-V型半导体材料，例如铟镓氮。在这样的方法中形成新的中间结构。工程衬底包括半导体材料层，该半导体材料层在室温下具有的平均晶格参数接近之前在高温下得到的半导体材料层的平均晶格参数。

公开(公告)号：CN102119440B

公开(公告)日：2013-12-25

申请号：CN200980131338.8

申请日：2009-09-21

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·维提泽 ,  F·格里蒂 ,  E·吉奥特 ,  O·科农丘克 ,  D·朗德吕

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/76256 ,  H01L2224/05124 ,  H01L2924/00014

Abstract: 本发明涉及一种处理绝缘体上半导体型结构的方法，所述绝缘体上半导体型结构连续包括支撑衬底(1)、氧化物层(2)和薄半导体层(3)，所述方法包括下列步骤：(a)在薄半导体层(3)上形成氮化硅或氮氧化硅掩膜(4)，从而在所述层(3)的表面确定所谓的暴露区域(3a)，所述暴露区域(3a)未被掩膜(40)覆盖，并且以所需图案设置，(b)在中性或受控的还原气氛中以及在受控的温度和时间条件下进行热处理，从而引发氧化物层(2)中的至少一部分氧扩散穿过薄半导体层(3)，由此导致在氧化物层的对应于所述所需图案的区域(2a)中在氧化物的厚度上的受控还原。在步骤(a)中，形成掩膜(4)，从而至少部分的将其埋入在薄半导体层(3)的厚度中。

公开(公告)号：CN102007394B

公开(公告)日：2013-06-26

申请号：CN200980113811.X

申请日：2009-04-24

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： A·达巴迪 ,  B·科尔贝森 ,  J·梅尔里斯

IPC: G01N1/32

CPC classification number: G01N1/32 ,  C09K13/04 ,  C09K13/08 ,  H01L21/67063

Abstract: 本发明提供了一种适于处理各种含硅表面，包括在绝缘体表面上的应变硅以及应力硅表面的无铬刻蚀组合物。本发明的新型和独创的刻蚀组合物包含氢氟酸、硝酸、乙酸和优选为碘化钾的碱金属碘化物。

公开(公告)号：CN102088163B

公开(公告)日：2013-06-05

申请号：CN201010508579.4

申请日：2010-10-13

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： F·勒泰特

IPC: H01S5/183 ,  H01S5/187 ,  H01S5/343

CPC classification number: H01S5/183 ,  H01S5/0215 ,  H01S5/0217 ,  H01S5/32341 ,  H01S2301/173 ,  H01S2304/12

Abstract: 本发明涉及具有InGaN层的半导体器件。本发明还涉及一种制造垂直光电结构的方法，包括以下步骤：a)提供第一衬底和形成在第一衬底上的InGaN晶种层的堆叠；b)在InGaN晶种层上生长InGaN层，以便获得衬底上InGaN结构；c)形成覆盖InGaN层的表面的第一反光镜层；d)分离第一衬底；以及e)形成覆盖InGaN的相对表面的第二反光镜层。

公开(公告)号：CN101796627B

公开(公告)日：2013-03-27

申请号：CN200880105332.9

申请日：2008-09-01

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： A·加尼尔

IPC: H01L21/762 ,  H01L21/265

CPC classification number: H01L21/76254 ,  H01L33/0079

Abstract: 本发明涉及一种获得混合衬底的工艺，所述混合衬底包括至少一个III/N型氮化物材料的有源层，其用于电子学领域的应用，其特征在于所述工艺包括以下步骤：选择III/N型氮化物材料制成的源衬底(1)，所述氮化物材料具有六方晶系单晶晶体学结构；为了在所述衬底的内部形成一定量的限定弱化区域(13)的纳米凹陷，以等于或者大于1×1016He+/cm2至1×1017He+/cm2的注入剂量，通过源衬底(1)的一个被称为“注入面″(10)的面，执行He+氦离子至源衬底(1)中的注入，所述注入面位于平行或基本平行于所述氮化物材料的晶体学“c”轴的平面中，其中所述弱化区域限定所述有源层(14)；以及通过施加总能量预算转移所述有源层(14)，所述总能量预算能够导致所述有源层(14)从源衬底(1)被分离，所述预算至少包括能够导致所述纳米凹陷生长成凹陷(12’)的热预算的应用。

公开(公告)号：CN102047387B

公开(公告)日：2012-07-04

申请号：CN200980120417.9

申请日：2009-04-30

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： R·T·小贝尔特拉姆

IPC: H01L21/205

CPC classification number: H01L21/67248 ,  C23C16/44 ,  C23C16/481 ,  C30B25/08 ,  H01L21/67115

Abstract: 本发明提供一种改进的CVD反应器子系统，其包括模块化的反应器外罩和功能模块。模块化的反应器外罩可容纳市售的冷壁CVD反应室，功能模块可被设置在反应器外罩上以使反应室具备执行CVD处理所必需的功能。优选的功能模块包括用于向CVD反应室提供热量的模块以及用于测量CVD反应室内部状况的模块。本发明还提供用于配置这种CVD反应器子系统的方法，特别是配置子系统使其最优地执行特定的CVD处理的方法，以及用于执行这种配置的配套元件。有利地，本发明允许单一CVD反应器子系统被重新配置和重新设置，使其可以最优地执行几种不同的CVD处理。

公开(公告)号：CN101855709B

公开(公告)日：2012-04-25

申请号：CN200880109291.0

申请日：2008-09-26

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： M·布吕埃尔

IPC: H01L21/268

CPC classification number: H01L21/268

Abstract: 本发明涉及一种采用至少一个光流脉冲加热包括至少一个待加热层(2)以及子层(4)的板(1)的方法，其中所述方法包括以下步骤：选择光流(7)和待加热层(2)，使得只要待加热层的温度处于低温范围(PBT)内，则待加热层(2)对流的吸收系数保持是低的，并且当待加热层的温度进入到高温范围(PHT)内时，吸收系数显著增加；选择子层(4)，使得在所述低温范围(PBT)内所选波长的所述光流的吸收系数是高的，并且当所述子层受到所述光流作用时，温度进入到高温范围(PHT)；以及向所述板(1)施加所述光流(7)。