公开(公告)号：WO2015171362A1

公开(公告)日：2015-11-12

申请号：PCT/US2015/027974

申请日：2015-04-28

Applicant: SOITEC ,  STMICROELECTRONICS, INC.

Inventor： ALLIBERT, Frederic ,  MORIN, Pierre

IPC: H01L21/84

CPC classification number: H01L29/66795 ,  H01L21/02532 ,  H01L21/02614 ,  H01L21/02694 ,  H01L21/823821 ,  H01L21/845 ,  H01L29/205

Abstract: Methods of fabricating semiconductor structures involve the formation of fins for finFET transistors having different stress/strain states. Fins of one stress/strain state may be employed to form n-type finFETS, while fins of another stress/strain state may be employed to form p-type finFETs. The fins having different stress/strain states may be fabricated from a common layer of semiconductor material. Semiconductor structures and devices are fabricated using such methods.

Abstract translation: 制造半导体结构的方法包括形成具有不同应力/应变状态的finFET晶体管的翅片。 可以使用一个应力/应变状态的芯来形成n型finFET，而可以采用另一个应力/应变状态的翅片来形成p型finFET。 具有不同应力/应变状态的翅片可以由公共半导体材料层制造。 使用这种方法制造半导体结构和器件。

公开(公告)号：EP3140858A1

公开(公告)日：2017-03-15

申请号：EP15720893.5

申请日：2015-04-28

Applicant: Soitec ,  STMicroelectronics, Inc.

Inventor： ALLIBERT, Frederic ,  MORIN, Pierre

IPC: H01L21/84

CPC classification number: H01L29/66795 ,  H01L21/02532 ,  H01L21/02614 ,  H01L21/02694 ,  H01L21/823821 ,  H01L21/845 ,  H01L29/205

Abstract: Methods of fabricating semiconductor structures involve the formation of fins for finFET transistors having different stress/strain states. Fins of one stress/strain state may be employed to form n-type finFETS, while fins of another stress/strain state may be employed to form p-type finFETs. The fins having different stress/strain states may be fabricated from a common layer of semiconductor material. Semiconductor structures and devices are fabricated using such methods.

Abstract translation: 制造半导体结构的方法包括具有不同应力/应变状态翅片为FinFET晶体管的形成。 一个应力/应变状态的翅片也可以使用以形成n型FinFET，而也可以采用其他的应力/应变状态的翅片，形成p型FinFET。 具有不同的应力/应变状态下的翼片可以从半导体材料的公共层来制造。 半导体结构和设备，使用搜索的方法制造。

公开(公告)号：EP3026711B1

公开(公告)日：2019-12-25

申请号：EP15196134.9

申请日：2015-11-24

Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics, Inc.

Inventor： REBOH, Shay ,  MORIN, Pierre

IPC: H01L21/336 ,  H01L29/165 ,  H01L29/78

公开(公告)号：EP3026711A1

公开(公告)日：2016-06-01

申请号：EP15196134.9

申请日：2015-11-24

Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics, Inc.

Inventor： REBOH, Shay ,  MORIN, Pierre

IPC: H01L29/66 ,  H01L29/165 ,  H01L29/78

Abstract: Procédé de fabrication d'au moins une structure semi-conductrice de canal de transistor contraint, comprenant les étapes de formation, sur une zone semi-conductrice destinée à former une région de canal d'un transistor, d'un bloc de grille sacrificielle et d'espaceurs isolants (17a) agencés contre des faces latérales du bloc de grille sacrificielle ; formation de régions sacrificielles (20) contre des faces latérales de ladite zone semi-conductrice, lesdites régions sacrificielles (20) étant configurées pour appliquer une contrainte sur ladite zone semi-conductrice; suppression dudit bloc de grille sacrificielle entre lesdites espaceurs isolants (17a) ; remplacement dudit bloc de grille sacrificielle par un bloc de grille de remplacement entre lesdites espaceurs isolants (17a) ; suppression desdites régions sacrificielles (20) ; et remplacement desdites régions sacrificielles (20) par des régions de remplacement contre des faces latérales de ladite zone semi-conductrice.