公开(公告)号：CN111868915B

公开(公告)日：2024-07-23

申请号：CN201980019973.0

申请日：2019-03-22

Applicant: SOITEC公司

Inventor： G·戈丹 ,  D·兰德鲁 ,  B·吉塞伦

IPC: H01L21/762 ,  H01L27/06

Abstract: 本发明涉及一种用于生产供体衬底(20)的方法，所述供体衬底(20)用于制造三维集成结构(40)，所述方法包括以下步骤：‑提供半导体衬底(10)，所述半导体衬底(10)包括称为有源层的表面层(14)和包括多个空腔(12)的层(11)，所述空腔(12)在有源层下方延伸，每个空腔(12)通过隔离体(13)而与相邻的空腔分隔开，‑在与空腔(12)垂直的有源层(14)的区域(14A)中形成电子装置(15)，‑在有源层(14)上沉积保护掩膜(17)，以覆盖所述电子装置(15)，而同时暴露与每个隔离体(13)垂直的有源层的区域(16)，穿过被掩膜暴露的有源层的区域而植入原子物种，以在每个隔离体(13)中形成弱化区域(19)。

公开(公告)号：CN118435358A

公开(公告)日：2024-08-02

申请号：CN202280081214.9

申请日：2022-12-05

Applicant: 原子能和替代能源委员会 ,  SOITEC公司

Inventor： S·勒博 ,  G·戈丹

IPC: H01L29/786 ,  H01L29/78

Abstract: 本发明涉及微电子器件的制备，其包括：a)制备具有承载件(100)的结构，承载件(100)设置有具有第一层级(N1)的元件的半导体层(12)，承载件(100)设置有具有第二层级(N2)的另一半导体层(120)，另一半导体层(120)具有下子层(121)和上子层(122)，下子层和上子层中的第一子层由晶态半导体材料(C)制成，而第二子层由非晶态半导体材料(A)制成；然后，b)在所述另一半导体层(120)上形成栅极块(132)；然后，c)在栅极块(132)的每一侧形成掺杂区(125)，掺杂区(125)位于定位成与栅极块(132)相对并旨在容纳所述晶体管的沟道的半导体区的每一侧；然后，d)实施低温热处理，以通过将第一半导体子层用作晶化前端的起始区域，同时实施所述掺杂剂的活化，来实施第二半导体子层的晶化。

公开(公告)号：CN111868915A

公开(公告)日：2020-10-30

申请号：CN201980019973.0

申请日：2019-03-22

Applicant: SOITEC公司

Inventor： G·戈丹 ,  D·兰德鲁 ,  B·吉塞伦

IPC: H01L21/762 ,  H01L27/06

Abstract: 本发明涉及一种用于生产供体衬底(20)的方法，所述供体衬底(20)用于制造三维集成结构(40)，所述方法包括以下步骤：‑提供半导体衬底(10)，所述半导体衬底(10)包括称为有源层的表面层(14)和包括多个空腔(12)的层(11)，所述空腔(12)在有源层下方延伸，每个空腔(12)通过隔离体(13)而与相邻的空腔分隔开，‑在与空腔(12)垂直的有源层(14)的区域(14A)中形成电子装置(15)，‑在有源层(14)上沉积保护掩膜(17)，以覆盖所述电子装置(15)，而同时暴露与每个隔离体(13)垂直的有源层的区域(16)，穿过被掩膜暴露的有源层的区域而植入原子物种，以在每个隔离体(13)中形成弱化区域(19)。

公开(公告)号：CN102903664B

公开(公告)日：2015-03-04

申请号：CN201210260321.6

申请日：2012-07-25

Applicant: SOITEC公司

Inventor： G·戈丹 ,  C·马聚尔

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明涉及将单晶半导体层转移到支承衬底上的方法。这种将单晶半导体层（3）转移到支承衬底（1）上的方法包括以下步骤：a）将物种注入施主衬底（31）；b）将施主衬底（31）键合至所述支承衬底（1）；c）使施主衬底（31）断裂以便将层（3）转移到支承衬底（1）上；以及以下步骤：使待被转移的单晶层（3）的部分（34）变为非晶，而没有打乱所述层（3）的第二部分（35）的晶格，所述部分（34、35）分别为所述单晶层（3）的表面部分和隐埋部分；所述非晶部分（34）在低于500℃的温度下再结晶，所述第二部分（35）的晶格用作再结晶的籽晶。

公开(公告)号：CN117999635A

公开(公告)日：2024-05-07

申请号：CN202280064913.2

申请日：2022-10-03

Applicant: SOITEC公司

Inventor： I·拉杜 ,  H·毕亚尔 ,  G·戈丹

IPC: H01L21/02 ,  H01L21/18

Abstract: 本发明涉及一种用于生产复合结构的方法，所述复合结构包括位于多晶SiC载体衬底(20)上的单晶碳化硅(SiC)薄膜(12)。所述方法包括以下步骤：在供体衬底上形成多晶SiC层(11)，所述供体衬底的至少一个表面部分由单晶SiC制成；在所述形成之前或之后，将离子物种注入到供体衬底的所述表面部分中，以形成限定待转移的单晶SiC的薄膜(12)的脆性平面；在所述注入和所述形成之后，使供体衬底与多晶SiC载体衬底(20)相结合，多晶SiC层(11)位于结合界面处，并且沿着脆性平面分离供体衬底，从而将多晶SiC层(11)和单晶SiC薄膜(12)转移到多晶SiC载体衬底(20)上。

公开(公告)号：CN102983167B

公开(公告)日：2015-06-17

申请号：CN201210480105.2

申请日：2008-03-13

Applicant: SOITEC公司

Inventor： F·阿利贝尔 ,  G·戈丹 ,  F·拉勒芒 ,  D·朗德吕 ,  K·朗德里 ,  M·沙欣 ,  C·马聚

IPC: H01L29/78 ,  H01L29/32

Abstract: 本发明涉及一种绝缘隐埋层中有带电区的衬底。本发明特别涉及一种半导体结构，包括：连续包括基底晶片（1）、绝缘层（2）和半导体顶层（3）的衬底，所述半导体顶层（3）上的图像传感器器件，所述半导体结构的特征在于，所述绝缘层（2）包括电荷密度的绝对值在1010电荷/cm2以上的区域。

公开(公告)号：CN102983167A

公开(公告)日：2013-03-20

申请号：CN201210480105.2

申请日：2008-03-13

Applicant: SOITEC公司

Inventor： F·阿利贝尔 ,  G·戈丹 ,  F·拉勒芒 ,  D·朗德吕 ,  K·朗德里 ,  M·沙欣 ,  C·马聚

IPC: H01L29/78 ,  H01L29/32

Abstract: 本发明涉及一种绝缘隐埋层中有带电区的衬底。本发明特别涉及一种半导体结构，包括：连续包括基底晶片（1）、绝缘层（2）和半导体顶层（3）的衬底，所述半导体顶层（3）上的图像传感器器件，所述半导体结构的特征在于，所述绝缘层（2）包括电荷密度的绝对值在1010电荷/cm2以上的区域。

公开(公告)号：CN102903664A

公开(公告)日：2013-01-30

申请号：CN201210260321.6

申请日：2012-07-25

Applicant: SOITEC公司

Inventor： G·戈丹 ,  C·马聚尔

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明涉及将单晶半导体层转移到支承衬底上的方法。这种将单晶半导体层（3）转移到支承衬底（1）上的方法包括以下步骤：a）将物种注入施主衬底（31）；b）将施主衬底（31）键合至所述支承衬底（1）；c）使施主衬底（31）断裂以便将层（3）转移到支承衬底（1）上；以及以下步骤：使待被转移的单晶层（3）的部分（34）变为非晶，而没有打乱所述层（3）的第二部分（35）的晶格，所述部分（34、35）分别为所述单晶层（3）的表面部分和隐埋部分；所述非晶部分（34）在低于500℃的温度下再结晶，所述第二部分（35）的晶格用作再结晶的籽晶。

公开(公告)号：CN118696397A

公开(公告)日：2024-09-24

申请号：CN202380021538.8

申请日：2023-01-31

Applicant: SOITEC公司

Inventor： G·戈丹 ,  H·毕亚尔

IPC: H01L21/02 ,  H01L21/18

Abstract: 本发明涉及一种复合结构的制造方法，该复合结构包括布置在支撑衬底上的第一单晶层薄层，该制造方法包括：a)提供第二多晶材料的起始衬底的步骤，b)通过旋涂，至少在所述起始衬底的一个正面上沉积包含预形成的三维碳‑碳键的聚合物树脂层的步骤，c)在120℃和180℃之间的温度下对设有聚合物树脂层的起始衬底进行第一次退火步骤，以形成交联聚合物树脂层，d)在中性气氛下在大于600℃的温度下进行第二次退火步骤，以将交联聚合物树脂层转变成玻璃碳膜。本发明还涉及一种复合结构，其包括布置在支撑衬底上的第一单晶材料薄层，所述支撑衬底包括：‑由第二多晶材料制成的起始衬底，‑与所述起始衬底的前表面接触的玻璃碳膜。

公开(公告)号：CN103946970A

公开(公告)日：2014-07-23

申请号：CN201280057831.1

申请日：2012-11-21

Applicant: SOITEC公司

Inventor： G·戈丹

IPC: H01L21/762

CPC classification number: H01L21/76251 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/02667 ,  H01L21/26513 ,  H01L21/30625 ,  H01L21/324 ,  H01L21/76254

Abstract: 本发明涉及制备异质结构的工艺，该异质结构包括，至少一层薄层以及由半导体组成的承载衬底，该工艺包括下列步骤：-将由单晶第一材料组成的第一衬底键合到第二衬底，所述第一衬底包括由多晶第二材料组成的表面层，使得多晶层和第二衬底之间生成键合界面；-从一个称为供体衬底的衬底的自由表面移除一定厚度，使得只有薄层保留下来；-通过多晶材料层的非晶化，在第一衬底和键合界面之间产生非晶半导体材料层；以及-非晶半导体材料层的结晶，新结晶的层具有与相邻的第一衬底相同的取向。