公开(公告)号：FR2975826A1

公开(公告)日：2012-11-30

申请号：FR1154637

申请日：2011-05-27

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： VANNIER PATRICK

IPC: H01L21/308 ,  H01L23/48

Abstract: L'invention concerne un procédé de fabrication d'un circuit intégré, comprenant des étapes consistant à : former une cavité traversante (1) dans une première couche (PR), réaliser une première gravure partielle d'une seconde couche (DE) au travers de la première couche, pour approfondir la cavité dans la seconde couche, réaliser une gravure isotropique partielle de la première couche, pour élargir des bords de la cavité et ainsi dégager la seconde couche au voisinage des bords de la cavité, réaliser une seconde gravure partielle de la seconde couche au travers de la première couche, jusqu'à ce que la cavité traverse la seconde couche, les gravures partielles des première et seconde couches formant une marche (3, 3') dans la seconde couche dans des parois latérales de la cavité, et retirer totalement la première couche.

公开(公告)号：FR2969375A1

公开(公告)日：2012-06-22

申请号：FR1004932

申请日：2010-12-17

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： VANNIER PATRICK

IPC: H01L21/768 ,  H01L23/535

Abstract: L'invention concerne un procédé de fabrication d'une structure d'interconnexion d'un circuit intégré, comprenant les étapes consistant à : former un premier élément conducteur (F1, F1') dans une première couche diélectrique (D1) ; déposer une première couche d'arrêt de gravure (S1) au-dessus du premier élément conducteur et de la première couche diélectrique ; former une ouverture dans la première couche d'arrêt de gravure au-dessus du premier élément conducteur, pour former une première zone de connexion ; déposer une seconde couche diélectrique (D2) au-dessus de la couche d'arrêt de gravure et au-dessus du premier élément conducteur dans la zone de connexion ; graver la seconde couche diélectrique pour former au moins un orifice qui est au moins partiellement aligné avec la zone de connexion ; et remplir l'orifice avec un matériau conducteur (C2) pour former un second élément conducteur (F2, F2') en contact électrique avec le premier élément conducteur.

公开(公告)号：FR2979751A1

公开(公告)日：2013-03-08

申请号：FR1157803

申请日：2011-09-02

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： VANNIER PATRICK

IPC: H01L21/768 ,  H01L21/3205 ,  H01L23/52

Abstract: L'invention concerne un procédé de fabrication d'un élément (11 , 7 ) métallique d'interconnexion dans une puce de circuit intégré, comprenant les étapes successives suivantes : a) former une couche diélectrique (9 ) à la surface de la puce ; b) graver, dans la couche diélectrique, une ouverture (21, 23) définissant le motif de l'élément d'interconnexion ; c) remplir partiellement l'ouverture par du cuivre ; d) déposer, à l'intérieur de l'ouverture, une couche barrière (37) en métal du groupe comprenant le ruthénium, le tungstène, le cobalt, un alliage cobalt-tungstène-phosphore et autres alliages des éléments susmentionnés, le tantale, le nitrure de tantale ; et e) déposer du cuivre à l'intérieur de l'ouverture.

公开(公告)号：FR2963160A1

公开(公告)日：2012-01-27

申请号：FR1055977

申请日：2010-07-22

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： VANNIER PATRICK

IPC: H01L21/768 ,  H01L23/535

Abstract: Procédé de réalisation d'un niveau de métallisation (Mi+1) et d'un niveau de via reliant ce niveau de métallisation (Mi+1) à un niveau de métallisation inférieur (Mi). Le procédé comprend une réalisation d'une région isolante (4, 5) sur le niveau de métallisation inférieure (Mi), une réalisation d'un masque dur (6, 7) sur la région isolante (4, 5) définissant les emplacements des vias et des lignes métalliques dudit niveau de métallisation (Mi+1), une gravure de la région isolante (4, 5) à travers le masque dur (6, 7) de façon à former des cavités (8, 9) débouchant pour certaines au moins d'entre elles sur ledit niveau de métallisation inférieur (Mi), un nettoyage des cavités (8, 9) formant des décrochements rentrants (DR) au niveau de l'interface entre le masque dur (6, 7) et la région isolante (4, 5), un remplissage total desdites cavités (8, 9) comprenant au moins un remplissage partiel desdites cavités avec du cuivre (11), un comblement des décrochements rentrants (DR) par pulvérisation d'un matériau de comblement et une formation d'une couche de cuivre dopé (12).