-
公开(公告)号:FR3115158B1
公开(公告)日:2022-10-14
申请号:FR2010400
申请日:2020-10-12
Inventor: GUYADER FRANCOIS , PELLEGRINI SARA , RAE BRUCE
IPC: H01L31/18 , H01L31/107
Abstract: Pixel à SPAD La présente description concerne un procédé de fabrication d'un dispositif électronique (20) comprenant un empilement d'un premier niveau (102) comprenant une SPAD, d'un deuxième niveau (104) comprenant un circuit d'extinction adapté à ladite SPAD, et d'un troisième niveau (106) comprenant un circuit de traitement d'informations générées par ladite SPAD, le procédé comprenant : a) la formation du premier niveau (102) ; b) la fixation, sur le premier niveau, par collage moléculaire, d'un empilement de couches comprenant une couche semiconductrice ; et c) la formation du circuit d'extinction du deuxième niveau dans la couche semiconductrice. Figure pour l'abrégé : Fig. 2
-
公开(公告)号:FR3115158A1
公开(公告)日:2022-04-15
申请号:FR2010400
申请日:2020-10-12
Inventor: GUYADER FRANCOIS , PELLEGRINI SARA , RAE BRUCE
IPC: H01L31/18 , H01L31/107
Abstract: Pixel à SPAD La présente description concerne un procédé de fabrication d'un dispositif électronique (20) comprenant un empilement d'un premier niveau (102) comprenant une SPAD, d'un deuxième niveau (104) comprenant un circuit d'extinction adapté à ladite SPAD, et d'un troisième niveau (106) comprenant un circuit de traitement d'informations générées par ladite SPAD, le procédé comprenant : a) la formation du premier niveau (102) ; b) la fixation, sur le premier niveau, par collage moléculaire, d'un empilement de couches comprenant une couche semiconductrice ; et c) la formation du circuit d'extinction du deuxième niveau dans la couche semiconductrice. Figure pour l'abrégé : Fig. 2
-
公开(公告)号:FR3039925B1
公开(公告)日:2018-03-02
申请号:FR1557609
申请日:2015-08-07
Inventor: GUYADER FRANCOIS , GOURVEST EMMANUEL , GROS DAILLON PATRICK
IPC: H01L21/00 , H01L27/146
-
公开(公告)号:FR3059143B1
公开(公告)日:2019-05-31
申请号:FR1661440
申请日:2016-11-24
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: GAY LAURENT , GUYADER FRANCOIS
IPC: H01L21/02 , H01L21/768 , H01L27/146
Abstract: L'invention concerne une puce de capteur d'image comprenant une couche semiconductrice (3) destinée à recevoir un éclairement du côté de sa face arrière (F2) et comportant une matrice de pixels (1), une structure d'interconnexion (7) disposée sur la face avant (F1) de la couche semiconductrice (3), un support (21) disposé sur la structure d'interconnexion (7) et dont une première face (F3) est du côté de la face avant (F1), et une tranchée annulaire (49) disposée sur le pourtour de la puce (5), ladite tranchée s'étendant à partir de la deuxième face (F4) du support (21) à travers toute l'épaisseur du support.
-
公开(公告)号:FR3077927A1
公开(公告)日:2019-08-16
申请号:FR1851203
申请日:2018-02-13
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: LALANNE FREDERIC , GAY LAURENT , FONTENEAU PASCAL , HENRION YANN , GUYADER FRANCOIS
IPC: H01L27/148
Abstract: L'invention concerne un procédé de fabrication d'un capteur d'images, comportant les étapes successives suivantes : a) réaliser une structure comportant une couche semiconductrice (101) ayant une face avant et une face arrière, et un mur d'isolation capacitif (105) s'étendant verticalement de la face avant à la face arrière de la couche semiconductrice, le mur d'isolation capacitif comprenant des première (105a) et deuxième (105b) parois isolantes séparées par une région (105c) en un matériau conducteur ou semiconducteur ; et b) graver, depuis la face arrière de ladite structure, une partie de l'épaisseur de la couche semiconductrice (101) et de la région (105c) en un matériau conducteur ou semiconducteur, de façon sélective par rapport aux parois isolantes (105a, 105b).
-
公开(公告)号:FR3059143A1
公开(公告)日:2018-05-25
申请号:FR1661440
申请日:2016-11-24
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor: GAY LAURENT , GUYADER FRANCOIS
IPC: H01L21/02 , H01L21/768 , H01L27/146
Abstract: L'invention concerne une puce de capteur d'image comprenant une couche semiconductrice (3) destinée à recevoir un éclairement du côté de sa face arrière (F2) et comportant une matrice de pixels (1), une structure d'interconnexion (7) disposée sur la face avant (F1) de la couche semiconductrice (3), un support (21) disposé sur la structure d'interconnexion (7) et dont une première face (F3) est du côté de la face avant (F1), et une tranchée annulaire (49) disposée sur le pourtour de la puce (5), ladite tranchée s'étendant à partir de la deuxième face (F4) du support (21) à travers toute l'épaisseur du support.
-
-
-
-
-