Capteur d’image destiné à recevoir un éclairement par une face arrière, et procédé d’acquisition d’un flux lumineux correspondant

    公开(公告)号:FR3105577B1

    公开(公告)日:2021-12-31

    申请号:FR1914700

    申请日:2019-12-18

    Inventor: ROY FRANÇOIS

    Abstract: Un capteur d’image destiné à recevoir un éclairement par une face arrière (FAr) d’un substrat semiconducteur opposée à une face avant (FAv) du substrat, comporte au moins un pixel (PX) comprenant une pluralité de régions photosensibles dopées (S1, S2, S3) et superposées verticalement (Z) dans le substrat entre la face arrière (FAr) et la face avant (FAv). Chaque région photosensible (S1, S2, S3) est encadrée latéralement par une grille annulaire verticale (PG1, PG2, PG3) respective. Un circuit de commande (CMD) est configuré pour polariser les grilles annulaires verticales (PG1, PG2, PG3) pendant une phase d’intégration, de façon à générer un potentiel électrostatique (E) comprenant des puits de potentiel (PT1, PT2, PT3) dans la partie centrale du volume de chaque région photosensible (S1, S2, S3) et une barrière de potentiel (BR12, BR23) à chaque interfaces (I12, I23) entre deux régions photosensibles voisines. Figure pour l’abrégé : Fig 1

    Capteur d’image destiné à recevoir un éclairement par une face arrière, et procédé d’acquisition d’un flux lumineux correspondant

    公开(公告)号:FR3105577A1

    公开(公告)日:2021-06-25

    申请号:FR1914700

    申请日:2019-12-18

    Inventor: ROY FRANÇOIS

    Abstract: Un capteur d’image destiné à recevoir un éclairement par une face arrière (FAr) d’un substrat semiconducteur opposée à une face avant (FAv) du substrat, comporte au moins un pixel (PX) comprenant une pluralité de régions photosensibles dopées (S1, S2, S3) et superposées verticalement (Z) dans le substrat entre la face arrière (FAr) et la face avant (FAv). Chaque région photosensible (S1, S2, S3) est encadrée latéralement par une grille annulaire verticale (PG1, PG2, PG3) respective. Un circuit de commande (CMD) est configuré pour polariser les grilles annulaires verticales (PG1, PG2, PG3) pendant une phase d’intégration, de façon à générer un potentiel électrostatique (E) comprenant des puits de potentiel (PT1, PT2, PT3) dans la partie centrale du volume de chaque région photosensible (S1, S2, S3) et une barrière de potentiel (BR12, BR23) à chaque interfaces (I12, I23) entre deux régions photosensibles voisines. Figure pour l’abrégé : Fig 1

Patent Agency Ranking