DISPOSITIF ET PROCEDE DE TRAITEMENT D'UN SIGNAL ANALOGIQUE

    公开(公告)号:FR2966663A1

    公开(公告)日:2012-04-27

    申请号:FR1058761

    申请日:2010-10-26

    Abstract: Dispositif de traitement d'un signal analogique, comprenant un convertisseur analogique-numérique (CAN) à architecture pipelinée présentant un décalage, et des moyens de compensation (2) configurés pour compenser ledit décalage, lesdits moyens de compensation (2) comprenant des moyens de correction numérique (SOM) configurés pour corriger la partie entière du décalage à partir du signal numérique délivré par le convertisseur analogique-numérique, et des moyens de correction analogique (CA) inclus dans le dernier étage (ETD) du convertisseur analogique-numérique (CAN) et configurés pour corriger la partie décimale du décalage.

    ETALONNAGE D'UN ADC ENTRELACE
    3.
    发明专利

    公开(公告)号:FR2982100A1

    公开(公告)日:2013-05-03

    申请号:FR1159925

    申请日:2011-11-02

    Abstract: L'invention concerne un circuit d'étalonnage pour ajuster la largeur de bande d'au moins un sous-convertisseur d'un convertisseur analogique-numérique (ADC) entrelacé, ledit au moins un sous-convertisseur comportant un commutateur d'entrée couplé à une ligne d'entrée (203, 204) de l'ADC, le circuit d'étalonnage comportant un circuit de commande (752) adapté à ajuster une tension de substrat d'un transistor (207, 215) formant le commutateur d'entrée.

    COMMUTATEUR ANALOGIQUE BASSE TENSION

    公开(公告)号:FR2979173A1

    公开(公告)日:2013-02-22

    申请号:FR1102545

    申请日:2011-08-19

    Abstract: L'invention est relative à un commutateur pour un signal analogique comprenant un transistor MO S principal (MN1) dont la source forme une borne d'entrée (V1) du commutateur et le drain une borne de sortie (V2) du commutateur ; un condensateur (Cb) ayant une première borne reliée en permanence à la source du transistor principal ; un circuit (R) de charge du condensateur ; et un premier transistor auxiliaire (S3) connecté pour relier la deuxième borne du condensateur à la grille du transistor principal en réponse à un signal de commande (CK). Le circuit de charge comprend une résistance (R) reliant en permanence la deuxième borne du condensateur (Cb) à une ligne d'alimentation (Vdd), le condensateur et la résistance formant un filtre passe-haut ayant une fréquence de coupure inférieure à la fréquence du signal analogique.

    DETECTEUR D'ACTIVITE DE SIGNAL DIFFERENTIEL BASSE TENSION

    公开(公告)号:FR2980322A1

    公开(公告)日:2013-03-22

    申请号:FR1158218

    申请日:2011-09-15

    Abstract: L'invention est relative à un détecteur d'activité pour un signal différentiel formé de deux composantes (RxP, RxN), comprenant : une première source de courant (I) reliée à une ligne d'alimentation (Vdd) ; un premier transistor (MN1) dont le drain est alimenté par la source de courant et dont la source forme une première borne d'entrée recevant une première composante (RxP) du signal différentiel ; un deuxième transistor (MN2) dont le drain est alimenté par la source de courant et dont la source forme une seconde borne d'entrée recevant la seconde composante (RxN) du signal différentiel ; un circuit de polarisation (BCTRL) connecté pour appliquer un potentiel constant sur les grilles des premier et deuxième transistors (MN1, MN2), fixant une condition d'équilibre où la totalité du courant de la source de courant (I) se répartit entre les deux transistors quand le potentiel des première et deuxième bornes est égale à une valeur seuil (V1) ; et une borne d'indication d'activité (Vdet) prise sur les drains des premier et deuxième transistors.

    ETALONNAGE D'UN ADC ENTRELACE
    9.
    发明专利

    公开(公告)号:FR2982101A1

    公开(公告)日:2013-05-03

    申请号:FR1159924

    申请日:2011-11-02

    Abstract: L'invention concerne un convertisseur analogique-numérique (ADC) entrelacé comprenant : des premier, deuxième et troisième sous-convertisseurs (ADC0 à ADC2) ; un bloc de commande (220) agencé pour contrôler le premier sous-convertisseur pour échantillonner un signal de test (Vtest) et le deuxième sous-convertisseur pour échantillonner un signal d'entrée (Vin) pendant une première période d'échantillonnage, et pour contrôler le deuxième sous-convertisseur pour échantillonner le signal de test et le troisième sous-convertisseur pour échantillonner le signal d'entrée pendant une deuxième période d'échantillonnage.

Patent Agency Ranking