-
公开(公告)号：FR2966663B1
公开(公告)日：2013-07-05
申请号：FR1058761
申请日：2010-10-26
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： PETIGNY ROGER , GICQUEL HUGO , MINOT SOPHIE
-
公开(公告)号：FR2966663A1
公开(公告)日：2012-04-27
申请号：FR1058761
申请日：2010-10-26
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： PETIGNY ROGER , GICQUEL HUGO , MINOT SOPHIE
Abstract: Dispositif de traitement d'un signal analogique, comprenant un convertisseur analogique-numérique (CAN) à architecture pipelinée présentant un décalage, et des moyens de compensation (2) configurés pour compenser ledit décalage, lesdits moyens de compensation (2) comprenant des moyens de correction numérique (SOM) configurés pour corriger la partie entière du décalage à partir du signal numérique délivré par le convertisseur analogique-numérique, et des moyens de correction analogique (CA) inclus dans le dernier étage (ETD) du convertisseur analogique-numérique (CAN) et configurés pour corriger la partie décimale du décalage.
-
公开(公告)号：FR2982100A1
公开(公告)日：2013-05-03
申请号：FR1159925
申请日：2011-11-02
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： PETIGNY ROGER , GICQUEL HUGO , REAUTE FABIEN
Abstract: L'invention concerne un circuit d'étalonnage pour ajuster la largeur de bande d'au moins un sous-convertisseur d'un convertisseur analogique-numérique (ADC) entrelacé, ledit au moins un sous-convertisseur comportant un commutateur d'entrée couplé à une ligne d'entrée (203, 204) de l'ADC, le circuit d'étalonnage comportant un circuit de commande (752) adapté à ajuster une tension de substrat d'un transistor (207, 215) formant le commutateur d'entrée.
-
公开(公告)号：FR2982101A1
公开(公告)日：2013-05-03
申请号：FR1159924
申请日：2011-11-02
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： PETIGNY ROGER , GICQUEL HUGO , REAUTE FABIEN
Abstract: L'invention concerne un convertisseur analogique-numérique (ADC) entrelacé comprenant : des premier, deuxième et troisième sous-convertisseurs (ADC0 à ADC2) ; un bloc de commande (220) agencé pour contrôler le premier sous-convertisseur pour échantillonner un signal de test (Vtest) et le deuxième sous-convertisseur pour échantillonner un signal d'entrée (Vin) pendant une première période d'échantillonnage, et pour contrôler le deuxième sous-convertisseur pour échantillonner le signal de test et le troisième sous-convertisseur pour échantillonner le signal d'entrée pendant une deuxième période d'échantillonnage.
-
-
-
Search Results
4
records
(took 0.091 seconds)
