CIRCUIT INTÉGRÉ CONFIGURÉ POUR RÉALISER DES OPÉRATIONS DE CHIFFREMENT SYMÉTRIQUE SANS TRANSMISSION DE CLÉ SECRÈTE

    公开(公告)号:FR3106910B1

    公开(公告)日:2022-02-18

    申请号:FR2000996

    申请日:2020-01-31

    Abstract: L’invention concerne un circuit intégré comprenant un environnement matériel sécurisé (EMS) comprenant : - une première entrée pour recevoir un numéro de clé (IV),- un dispositif de génération de clé (SK_GEN2) pour générer une clé secrète (SK) à partir du numéro de clé (IV) et d’une clé unique (HUK),- un dispositif (TAG_GEN2) de génération de signature associée au numéro de clé (IV), - une deuxième entrée pour recevoir des données binaires chiffrées (E_DAT),- un dispositif de déchiffrement (DCH) configuré pour déchiffrer lesdites données binaires chiffrées (E_DAT) en utilisant la clé secrète (SK), - une troisième entrée configurée pour recevoir une signature d’authentification (EXP_TAG), - un dispositif d’authentification (AUT) configuré pour autoriser l’utilisation de la clé secrète (SK) pour déchiffrer lesdites données binaires chiffrées (E_DAT) si la signature (TAG) générée par le dispositif (TAG_GEN2) de génération de signature est identique à la signature d’authentification (EXP_TAG). Figure pour l’abrégé : Figure 4

    CIRCUIT INTÉGRÉ CONFIGURÉ POUR RÉALISER DES OPÉRATIONS DE CHIFFREMENT SYMÉTRIQUE SANS TRANSMISSION DE CLÉ SECRÈTE

    公开(公告)号:FR3106910A1

    公开(公告)日:2021-08-06

    申请号:FR2000996

    申请日:2020-01-31

    Abstract: L’invention concerne un circuit intégré comprenant un environnement matériel sécurisé (EMS) comprenant : - une première entrée pour recevoir un numéro de clé (IV),- un dispositif de génération de clé (SK_GEN2) pour générer une clé secrète (SK) à partir du numéro de clé (IV) et d’une clé unique (HUK),- un dispositif (TAG_GEN2) de génération de signature associée au numéro de clé (IV), - une deuxième entrée pour recevoir des données binaires chiffrées (E_DAT),- un dispositif de déchiffrement (DCH) configuré pour déchiffrer lesdites données binaires chiffrées (E_DAT) en utilisant la clé secrète (SK), - une troisième entrée configurée pour recevoir une signature d’authentification (EXP_TAG), - un dispositif d’authentification (AUT) configuré pour autoriser l’utilisation de la clé secrète (SK) pour déchiffrer lesdites données binaires chiffrées (E_DAT) si la signature (TAG) générée par le dispositif (TAG_GEN2) de génération de signature est identique à la signature d’authentification (EXP_TAG). Figure pour l’abrégé : Figure 4

    PROCEDE D'ECRITURE D'UN ENSEMBLE D'INFORMATIONS, PAR EXEMPLE UN CODE PROGRAMME, CRYPTEES DANS UNE MEMOIRE EXTERNE D'UN CIRCUIT INTEGRE ET CIRCUIT INTEGRE CORRESPONDANT

    公开(公告)号:FR3074936A1

    公开(公告)日:2019-06-14

    申请号:FR1761921

    申请日:2017-12-11

    Abstract: Procédé d'écriture d'un code programme destiné à être exécuté par une unité de traitement d'un circuit intégré, dans une mémoire externe (11) au circuit intégré (10), comprenant avant de débuter le processus d'écriture du code programme, une génération (S20) au sein du circuit intégré d'une clé de cryptage (RD), et au cours dudit processus d'écriture, pour chaque donnée de code (MCi) destinée à être écrite à une adresse (ADRi) de la mémoire, un premier encryptage (S21) de ladite adresse au sein du circuit intégré par des premiers moyens de cryptage/décryptage utilisant ladite clé de façon à obtenir une adresse cryptée (ADRCi), un deuxième encryptage (S22) de ladite donnée de code au sein du circuit intégré avec des deuxièmes moyens de cryptage/décryptage utilisant ladite adresse cryptée, et une écriture (S23) de la donnée de code cryptée (MCCi) à ladite adresse, la mémoire ne pouvant pas être écrite deux fois à la même adresse au cours du processus d'écriture.

    Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant

    公开(公告)号:FR3103586A1

    公开(公告)日:2021-05-28

    申请号:FR1913124

    申请日:2019-11-22

    Abstract: Système sur puce, comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration comportant au moins une information d’identification (CID) affectée à chaque équipement maître, ces informations d’identification étant destinées à être jointes à toutes les transactions (TR) émises par les équipements maîtres correspondants, l’ensemble de ces informations de configuration n’étant pas utilisé pour l’adressage des ressources esclaves destinataires desdites transactions et étant utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves. Figure pour l’abrégé : Fig 1

    Procédé et dispositif pour le déchiffrement sécurisé de données chiffrées

    公开(公告)号:FR3121530A1

    公开(公告)日:2022-10-07

    申请号:FR2103318

    申请日:2021-03-31

    Abstract: Procédé et dispositif pour le déchiffrement sécurisé de données chiffrées La présente description concerne un procédé de déchiffrement de données chiffrées, le procédé comprenant : - la génération d’une première valeur de comptage par un compteur monotone (106) d’un dispositif de traitement (102); - la dérivation, en utilisant un circuit de dérivation de clefs (118), d’une première clef de chiffrement sur la base de la première valeur de comptage ; - la transmission de la première clef de chiffrement à un processeur cryptographique (116) ; et - le déchiffrement, sur la base de la première clef de chiffrement, de premières données chiffrées. Figure pour l'abrégé : Fig. 2

    Stockage sécurisé de clefs de chiffrement

    公开(公告)号:FR3121564A1

    公开(公告)日:2022-10-07

    申请号:FR2103316

    申请日:2021-03-31

    Abstract: Stockage sécurisé de clefs de chiffrement La présente description concerne un procédé de réalisation d’une opération cryptographique, le procédé comprenant : - la génération d’une première valeur de comptage par un compteur monotone (204) d’un dispositif de traitement (202); - la transmission par le compteur monotone de la première valeur de comptage à une mémoire (104) du dispositif de traitement ; - la sélection d’une première clef de chiffrement dans la mémoire sur la base de la première valeur de comptage ; et- la mise à disposition de la première clef de chiffrement sélectionnée à un processeur cryptographique (102). Figure pour l'abrégé : Fig. 2A

    Débogage sécurisé
    9.
    发明专利

    公开(公告)号:FR3121529A1

    公开(公告)日:2022-10-07

    申请号:FR2103315

    申请日:2021-03-31

    Abstract: Débogage sécurisé La présente description concerne un procédé de débogage d’un dispositif de traitement, le procédé comprenant : - la génération, par un compteur monotone, d’une première valeur de comptage ; - la transmission (209), par le compteur monotone, de la première valeur de comptage à un circuit de contrôle d’accès au débogage ; - la comparaison (211), par le circuit de contrôle d’accès au débogage, de la première valeur de comptage avec une ou plusieurs valeurs de référence ; et - l’autorisation (215) ou l’interdiction (213) d’accès pour débogage, par le circuit de contrôle d’accès au débogage, sur la base de la comparaison. Figure pour l'abrégé : Fig. 2

    Démarrage sécurisé d’une unité de traitement

    公开(公告)号:FR3121526A1

    公开(公告)日:2022-10-07

    申请号:FR2103313

    申请日:2021-03-31

    Abstract: Démarrage sécurisé d’une unité de traitement La présente description concerne un procédé de démarrage d’un dispositif de traitement (102), le procédé comprenant : - la génération (303), par un compteur monotone et lors d’une première phase de démarrage, d’une première valeur de comptage ; - la transmission, par le compteur monotone, de la première valeur de comptage à un circuit de contrôle d’accès d’une mémoire ; - la lecture (305), sur la base de la première valeur de comptage, de premières données stockées dans la mémoire ;- la génération (309), par ledit compteur et lors d’une deuxième phase de démarrage, d’une deuxième valeur de comptage supérieure à la première valeur de comptage, le circuit de contrôle d’accès de la mémoire (104) étant configuré de sorte que la lecture des premières données ne soit pas autorisée sur la base de la deuxième valeur de comptage. Figure pour l'abrégé : Fig. 3

Patent Agency Ranking