Procédé de communication de données entre un dispositif esclave et un dispositif maître, et système intégré correspondant.

    公开(公告)号:FR3153907A1

    公开(公告)日:2025-04-11

    申请号:FR2310823

    申请日:2023-10-10

    Abstract: Un aspect concerne un procédé de communication de données entre un dispositif esclave (SLV) et un dispositif maître (HST) selon un protocole de communication (SDIO), les données étant enregistrées dans une mémoire appartenant au dispositif esclave (SLV), le procédé comprenant une génération par le dispositif maître d’une commande (CMD) prévue par ledit protocole de communication, et une utilisation d’un champ de la commande (RegAdd) afin de sélectionner un registre d’indirection (DMAi_BAdd ; DMAi_Sz) appartenant au dispositif esclave et contenant une adresse d’une région de la mémoire (MEM) comportant les données. Figure pour l’abrégé : Fig 2

Patent Agency Ranking