公开(公告)号：FR3150314A1

公开(公告)日：2024-12-27

申请号：FR2306551

申请日：2023-06-23

Applicant: ST MICROELECTRONICS INT NV

Inventor： OLLIVRY SANDRINE ,  LINK JEAN-FRANCOIS

IPC: G06F1/04

Abstract: Un convertisseur analogique numérique (ADC1) est cadençable par un signal d’horloge convertisseur (CLKADC). Un premier signal d’horloge (CLKT) a une fréquence multiple de la fréquence du signal d’horloge convertisseur. Un compteur (CNT), cadençable au rythme du premier signal d’horloge, a une période de comptage multiple de la période du signal d’horloge convertisseur. Des moyens de traitement (MTR) sont configurés pour commander le convertisseur à partir du signal de comptage délivré par le compteur, et possèdent un premier mode de fonctionnement (ADS=1) dans lequel ils sont en outre configurés pour cadencer le compteur de façon synchrone avec le signal d’horloge convertisseur et pour délivrer à partir du signal de comptage, un premier signal de commande de conversion (TRGS) du convertisseur, périodique ayant une période multiple de la période du signal d’horloge convertisseur et une première différence de phase constante avec le signal d’horloge convertisseur (CLKADC). Figure pour l’abrégé : Fig 1