公开(公告)号：FR3097387A1

公开(公告)日：2020-12-18

申请号：FR1906167

申请日：2019-06-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JOLY YOHAN ,  BINET VINCENT ,  CUENCA MICHEL

IPC: H03K5/01 ,  H03K3/353

Abstract: Le circuit intégré (CI) comporte au moins une paire différentielle de transistors (NP, NM), un générateur de courant de polarisation (GIdiff) configuré pour générer un courant de polarisation (2*Idiff) sur un nœud de polarisation (Nd) couplé à une borne de source de chaque transistor (NP, NM) de ladite paire différentielle par un élément résistif respectif (R1, R2). Un générateur de courant de compensation (GItrim) est configuré pour générer un courant de compensation (Cd*Itrim) dans l’un des deux éléments résistifs (R1, R2), de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de ladite paire différentielle (NP, NM). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3014267B1

公开(公告)日：2015-11-13

申请号：FR1455591

申请日：2014-06-18

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  JOLY YOHAN

IPC: H03K19/0185 ,  H03M1/12

公开(公告)号：FR3083654A1

公开(公告)日：2020-01-10

申请号：FR1856189

申请日：2018-07-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JOLY YOHAN ,  BINET VINCENT

公开(公告)号：FR3014266A1

公开(公告)日：2015-06-05

申请号：FR1362000

申请日：2013-12-03

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  JOLY YOHAN

IPC: H03K19/0185 ,  H03M1/12

Abstract: Procédé de commande d'un échantillonneur bloqueur comportant un module de commutation (T1, T2) connecté à un condensateur de mémorisation (C), le procédé comprenant a) une génération à partir d'un circuit (CXT) externe audit échantillonneur bloqueur, d'au moins un courant principal (IPR) représentatif d'au moins un courant de fuite dudit module de commutation dans son état bloqué, b) une délivrance dudit au moins un courant principal à au moins un condensateur auxiliaire (CX), c) une génération d'un signal impulsionnel initial (SP) à partir de la charge et de la décharge dudit au moins un condensateur auxiliaire, et, d) un déclenchement de la phase d'échantillonnage de l'échantillonneur bloqueur (SH) au rythme des impulsions d'un signal impulsionnel (SP) tiré du signal impulsionnel initial (SP).

公开(公告)号：FR3097387B1

公开(公告)日：2021-05-28

申请号：FR1906167

申请日：2019-06-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JOLY YOHAN ,  BINET VINCENT ,  CUENCA MICHEL

IPC: H03K5/01 ,  H03K3/353

Abstract: Le circuit intégré (CI) comporte au moins une paire différentielle de transistors (NP, NM), un générateur de courant de polarisation (GIdiff) configuré pour générer un courant de polarisation (2*Idiff) sur un nœud de polarisation (Nd) couplé à une borne de source de chaque transistor (NP, NM) de ladite paire différentielle par un élément résistif respectif (R1, R2). Un générateur de courant de compensation (GItrim) est configuré pour générer un courant de compensation (Cd*Itrim) dans l’un des deux éléments résistifs (R1, R2), de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de ladite paire différentielle (NP, NM). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3083654B1

公开(公告)日：2021-04-02

申请号：FR1856189

申请日：2018-07-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JOLY YOHAN ,  BINET VINCENT

IPC: H03K5/24

Abstract: Le comparateur (CMP) comportant un étage cascode replié (CASCR) ayant une sortie positive (OUT+) et négative (OUT-), comprend : - un moyen de régulation (300) de tension de mode commun comportant des éléments résistifs (R1, R2) respectivement situés entre chacune desdites sorties (OUT+, OUT-) et un nœud de mode commun (MCBias) ; - un moyen de compensation (210, 220) configuré pour régler un écart (Voff+, Voff-) entre les tensions sur les sorties, configuré pour générer un courant de compensation (Ioff+, Ioff-) constant et permanent dans les deux éléments résistifs (R1, R2) ; - un moyen d’hystérésis (100) configuré pour décaler (Vhyst) des tensions sur les sorties, configuré pour générer un courant d’hystérésis dans les deux éléments résistifs (R1, R2). Figure de l’abrégé : figure 4

公开(公告)号：FR3014267A1

公开(公告)日：2015-06-05

申请号：FR1455591

申请日：2014-06-18

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  JOLY YOHAN

IPC: H03K19/0185 ,  H03M1/12

Abstract: Procédé de caractérisation d'un procédé de fabrication de transistors MOS, comprenant une génération (190) à partir d'un circuit (CXT) externe auxdits transistors MOS, d'au moins un courant représentatif d'au moins un courant de fuite d'au moins un transistor MOS à l'état bloqué, une délivrance dudit au moins un courant à au moins un condensateur auxiliaire (CX), et une génération (191) d'un signal impulsionnel à partir de la charge et de la décharge dudit au moins un condensateur auxiliaire, et une analyse (192) de l'écart entre les impulsions, cet écart étant d'autant plus faible que lesdites fuites sont importantes.

公开(公告)号：FR3082017A1

公开(公告)日：2019-12-06

申请号：FR1854562

申请日：2018-05-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JOLY YOHAN ,  BINET VINCENT

IPC: G05F3/24 ,  H03K5/24 ,  H03K19/0944

Abstract: Le circuit intégré comprend au moins une paire différentielle de transistors (MN+, MN-), un générateur de courant de polarisation (IbGEN) configuré pour générer un courant de polarisation (Ib) sur un nœud de polarisation (IBN) couplé à une borne de source de chaque transistor (MN+, MN-) de ladite paire différentielle par un élément résistif respectif (RN1, RN2). Les éléments résistifs (RN1, RN2) sont configurés pour avoir des valeurs résistives variables et commandées par une commande d'hystérésis (ComHyst) soit à un premier couple de valeurs résistives, soit à un deuxième couple de valeurs résistives, les éléments résistifs (RN1, RN2) étant destinés à être configurés par une instruction d'étalonnage (InstEta) fixant les valeurs dudit premier couple de valeurs résistives et dudit deuxième couple de valeurs résistives.

公开(公告)号：FR3082016A1

公开(公告)日：2019-12-06

申请号：FR1854778

申请日：2018-06-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BINET VINCENT ,  JOLY YOHAN

IPC: G05F1/575 ,  H03F3/16 ,  H03K17/687 ,  H03L5/00

Abstract: Le circuit intégré par exemple d'amplificateur opérationnel comprend une paire différentielle de transistors (MP+/MP-) comprenant une première entrée (IN+) et une deuxième entrée (IN-), et un générateur de courant de polarisation (IbGEN). Le circuit intégré comporte une boucle de contre-réaction du courant de polarisation (CBL) configurée pour générer une tension de commande (Vcom) issue d'une différence de potentiels entre la première entrée (IN+) et la deuxième entrée (IN-), et pour générer un courant additionnel (Ibst) s'ajoutant au courant de polarisation (Ib), de façon commandée par la tension de commande (Vcom).