公开(公告)号：FR3106026A1

公开(公告)日：2021-07-09

申请号：FR2000011

申请日：2020-01-02

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO

IPC: H03K3/03

Abstract: Circuit intégré, comprenant au moins un oscillateur en anneau (OSC) comportant une succession d’inverseurs (IV1-IV9) rebouclés pour former ledit anneau, ledit au moins un oscillateur (OSC) étant destiné à fonctionner à une fréquence de sortie désirée et configuré de sorte que les transistors des inverseurs fonctionnent dans ou au voisinage de leur zone d’inversion de température. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3066050A1

公开(公告)日：2018-11-09

申请号：FR1753917

申请日：2017-05-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO

IPC: H02H3/24 ,  H02H3/247

Abstract: Procédé de contrôle du fonctionnement d'une unité de traitement intégrée (UT) alimentée par une tension d'alimentation (Vc)présente aux bornes d'un condensateur (C), dans lequel on définit une chute maximale admissible de tension (?v) aux bornes du condensateur (C), on génère un signal impulsionnel périodique (CKhold) dont la période (T) est inférieure ou égale à une période courante déterminée à partir de ladite chute maximale admissible de tension (?v) et d'une consommation courante de l'unité de traitement (UT), on compare ladite tension d'alimentation (Vc)à une tension seuil (Vseuil) au rythme des impulsions du signal impulsionnel périodique (H), et on délivre un signal de contrôle (RST) ayant une première valeur à l'unité de traitement lorsque la tension d'alimentation est supérieure ou égale à la tension seuil (Vseuil) et une deuxième valeur lorsque la tension d'alimentation est inférieure à la tension seuil (Vseuil) .

公开(公告)号：FR3014267A1

公开(公告)日：2015-06-05

申请号：FR1455591

申请日：2014-06-18

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  JOLY YOHAN

IPC: H03K19/0185 ,  H03M1/12

Abstract: Procédé de caractérisation d'un procédé de fabrication de transistors MOS, comprenant une génération (190) à partir d'un circuit (CXT) externe auxdits transistors MOS, d'au moins un courant représentatif d'au moins un courant de fuite d'au moins un transistor MOS à l'état bloqué, une délivrance dudit au moins un courant à au moins un condensateur auxiliaire (CX), et une génération (191) d'un signal impulsionnel à partir de la charge et de la décharge dudit au moins un condensateur auxiliaire, et une analyse (192) de l'écart entre les impulsions, cet écart étant d'autant plus faible que lesdites fuites sont importantes.

公开(公告)号：FR3079374B1

公开(公告)日：2020-04-17

申请号：FR1852413

申请日：2018-03-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO

IPC: H03L7/08

Abstract: Procédé de gestion du fonctionnement d'une boucle à verrouillage de phase (BV), la boucle comprenant un oscillateur contrôlé en tension (16) par un signal de contrôle (SC) et un comparateur de phase (14) recevant un signal de référence (CKIN) et un signal de retour (CKFB) issu du signal de sortie (SS) de l'oscillateur (16), le procédé comprenant une détection d'une absence éventuelle de transitions sur le signal de retour (CKFB) pendant une première durée et en réponse à une telle absence, un forçage de la décroissance (DWN) de la tension dudit signal de contrôle (SC) au moins jusqu'à une réapparition de transitions sur ledit signal de retour (CKFB).

公开(公告)号：FR3079374A1

公开(公告)日：2019-09-27

申请号：FR1852413

申请日：2018-03-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO

IPC: H03L7/08

Abstract: Procédé de gestion du fonctionnement d'une boucle à verrouillage de phase (BV), la boucle comprenant un oscillateur contrôlé en tension (16) par un signal de contrôle (SC) et un comparateur de phase (14) recevant un signal de référence (CKIN) et un signal de retour (CKFB) issu du signal de sortie (SS) de l'oscillateur (16), le procédé comprenant une détection d'une absence éventuelle de transitions sur le signal de retour (CKFB) pendant une première durée et en réponse à une telle absence, un forçage de la décroissance (DWN) de la tension dudit signal de contrôle (SC) au moins jusqu'à une réapparition de transitions sur ledit signal de retour (CKFB).

公开(公告)号：FR3066050B1

公开(公告)日：2019-06-21

申请号：FR1753917

申请日：2017-05-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO

IPC: H02H3/24 ,  H02H3/247

Abstract: Procédé de contrôle du fonctionnement d'une unité de traitement intégrée (UT) alimentée par une tension d'alimentation (Vc)présente aux bornes d'un condensateur (C), dans lequel on définit une chute maximale admissible de tension (?v) aux bornes du condensateur (C), on génère un signal impulsionnel périodique (CKhold) dont la période (T) est inférieure ou égale à une période courante déterminée à partir de ladite chute maximale admissible de tension (?v) et d'une consommation courante de l'unité de traitement (UT), on compare ladite tension d'alimentation (Vc)à une tension seuil (Vseuil) au rythme des impulsions du signal impulsionnel périodique (H), et on délivre un signal de contrôle (RST) ayant une première valeur à l'unité de traitement lorsque la tension d'alimentation est supérieure ou égale à la tension seuil (Vseuil) et une deuxième valeur lorsque la tension d'alimentation est inférieure à la tension seuil (Vseuil) .

公开(公告)号：FR3013920A1

公开(公告)日：2015-05-29

申请号：FR1361560

申请日：2013-11-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  CUENCA MICHEL

IPC: H03K17/16 ,  H03K17/687 ,  H03K19/094

Abstract: Le dispositif électronique comprend une borne d'entrée, une borne de sortie et un bloc de commutation (BLC1P) comportant un transistor principal MOS (T1) commandable par un signal de commande principal, possédant une première électrode de conduction et une deuxième électrode de conduction connectée à la borne de sortie, et des moyens de commande principaux (MCP) configurés pour délivrer le signal de commande principal de façon à conférer audit transistor principal MOS un état passant ou un état bloqué. Le bloc de commutation comprend en outre des premiers moyens de contrôle (MCTL1P) configurés pour, lorsque ledit transistor principal (Tl) est dans son état passant, connecter son substrat et sa première électrode de conduction à la borne d'entrée (BE), et lorsque ledit transistor principal (T1) est dans son état bloqué, isoler sa première électrode de conduction de la borne d'entrée et appliquer sur cette première électrode de conduction une première tension de polarisation (GND) choisie pour réduire un courant de fuite entre les deux électrodes de conduction du transistor principal, et appliquer sur le substrat du transistor principal une deuxième tension de polarisation (Vdd) choisie pour réduire un courant de fuite vers ou provenant de la borne de sortie.

公开(公告)号：FR3011680A1

公开(公告)日：2015-04-10

申请号：FR1359631

申请日：2013-10-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  CUENCA MICHEL

IPC: H01L23/34

Abstract: Le procédé comprend une génération d'un premier courant (I1) proportionnel à la température absolue, une élaboration d'un deuxième courant (I2) représentatif de la variation en température des tensions de seuil des transistors de l'inverseur et limité à une fraction (Q/N) inférieure à un du premier courant (I1) et une alimentation de l'inverseur avec un courant d'alimentation (I3) égal au premier courant (I1) duquel on a soustrait le deuxième courant limité (I2).

公开(公告)号：FR3116353A1

公开(公告)日：2022-05-20

申请号：FR2011735

申请日：2020-11-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO

IPC: G06F1/06 ,  G06F1/32

Abstract: Génération de signaux d'horloge La présente description concerne un dispositif de génération de premiers signaux d'horloge (clk1, clki, clkN), qui comprend :des premiers circuits (41, 4i, 4N), chacun comprenant un oscillateur en anneau (51, 5i, 5N) fournissant un des premiers signaux d'horloge (clk1, clki, clkN) et étant connecté à un premier noeud (4001, 400i, 400N) configuré pour recevoir un premier courant (Isupply1, Isupplyi, IsupplyN), un circuit (5) de sélection d'un des premiers signaux d'horloge (clk1, clki, clkN) ; etune boucle à verrouillage de phase (2) fournissant un deuxième signal (sigF) fonction d'un écart entre une fréquence du signal d'horloge sélectionné (clk-sel) et une fréquence de consigne, dans lequel chaque premier circuit (41, 4i, 4N) fournit au premier noeud un courant de compensation (Icomp1, Icompi, IcompN) déterminé par le deuxième signal (sigF), lorsque ce premier circuit fournit le signal d'horloge sélectionné et fonctionne en mode asservi. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3112044A1

公开(公告)日：2021-12-31

申请号：FR2006639

申请日：2020-06-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  TRUPHEMUS LAURENT ,  EVA CHRISTOPHE

IPC: H03L7/10 ,  H03L3/00

Abstract: La phase de démarrage comporte -une délivrance, par le comparateur de phase, d’impulsions de commande (IMP) au cours de chacune d’elles la fréquence du signal de sortie (CKvco) de l’oscillateur augmente, ladite augmentation comportant une application d’un courant de précharge (Ip) en entrée de l’oscillateur,-au moins une détermination d’une variation temporelle (PNT) de ladite fréquence du signal de de sortie, et -au moins un ajustement de l’intensité du courant de précharge (Ip) en fonction de ladite au moins une variation temporelle déterminée (PNT) de façon à se rapprocher d’une variation temporelle de référence (PNTR). Figure pour l’abrégé : Fig 3