公开(公告)号：DE102019132485A1

公开(公告)日：2020-06-04

申请号：DE102019132485

申请日：2019-11-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ARDICHVILI EMMANUEL ,  LESTRINGAND LAURENT ,  VALDENAIRE PATRICK

IPC: G06F21/50 ,  G06F13/00

Abstract: Das System weist mindestens eine Vielzahl von Master-Vorrichtungen (Mi) auf, die jeweils eine Programmierschnittstelle (SMi) aufweisen, eine Vielzahl von Slave-Vorrichtungen (SMi, Si), die die Programmierschnittstellen beinhalten, eine Verbindungsschaltung (1), die zwischen dem Satz von Master-Vorrichtungen und den Slave-Vorrichtungen gekoppelt ist. Jeder Transaktion ist ein Attribut (ATTi) zugeordnet, das in der Lage ist, mindestens zwei Attributwerte anzunehmen, die mindestens zwei gewünschten Eigenschaften für die Master-Vorrichtung entsprechen. Jede Slave-Vorrichtung (SMi, Si) ist einem Identifikator (IDSMi, IDSi) zugeordnet, der in der Lage ist, mindestens zwei Werte anzunehmen, die jeweils mindestens zwei gewünschten Eigenschaften für die Slave-Vorrichtung entsprechen. Jede Master-Vorrichtung erbt automatisch die Eigenschaft seiner Programmierschnittstelle. Filtermittel (LGS1, LGCD, LGCM, LGS2 und LGS3) sind in Gegenwart einer für eine Slave-Vorrichtung bestimmten Transaktion so konfiguriert, dass sie den entsprechenden Attributwert mit dem Identifikatorwert dieser Slave-Vorrichtung vergleichen und die Transaktion abhängig vom Ergebnis des Vergleichs verweigern oder nicht.

公开(公告)号：FR3089322B1

公开(公告)日：2020-12-18

申请号：FR1872038

申请日：2018-11-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ARDICHVILI EMMANUEL ,  LESTRINGAND LAURENT ,  VALDENAIRE PATRICK

IPC: G06F21/70

Abstract: Le système comprend au moins plusieurs équipements maîtres (Mi) possédant chacun une interface de programmation (SMi), plusieurs équipements esclaves (SMi, Si) incluant lesdites interfaces de programmation, un circuit d’interconnexion (1) couplé entre les équipements maîtres et les équipements esclaves. Chaque transaction est affectée d’un attribut (ATTi) capable de prendre au moins deux valeurs d’attribut correspondant à au moins deux états souhaités pour l’équipement maître. Chaque équipement esclave (SMi, Si) est associé à un identifiant (IDSMi, IDSi) capable de prendre au moins deux valeurs correspondant respectivement à au moins deux propriétés souhaitées pour l’équipement esclave. Chaque équipement maître hérite automatiquement de la propriété de son interface de programmation. Des moyens de filtrage (LGS1, LGCD, LGCM, LGS2 et LGS3) sont configurés pour en présence d’une transaction destinée à un équipement esclave, comparer la valeur d’attribut correspondante avec la valeur de l’identifiant de cet équipement esclave et rejeter ou non la transaction en fonction du résultat de la comparaison. Figure pour l’abrégé: Fig. 1

公开(公告)号：FR3089322A1

公开(公告)日：2020-06-05

申请号：FR1872038

申请日：2018-11-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ARDICHVILI EMMANUEL ,  LESTRINGAND LAURENT ,  VALDENAIRE PATRICK

IPC: G06F21/70

Abstract: Le système comprend au moins plusieurs équipements maîtres (Mi) possédant chacun une interface de programmation (SMi), plusieurs équipements esclaves (SMi, Si) incluant lesdites interfaces de programmation, un circuit d’interconnexion (1) couplé entre les équipements maîtres et les équipements esclaves. Chaque transaction est affectée d’un attribut (ATTi) capable de prendre au moins deux valeurs d’attribut correspondant à au moins deux états souhaités pour l’équipement maître. Chaque équipement esclave (SMi, Si) est associé à un identifiant (IDSMi, IDSi) capable de prendre au moins deux valeurs correspondant respectivement à au moins deux propriétés souhaitées pour l’équipement esclave. Chaque équipement maître hérite automatiquement de la propriété de son interface de programmation. Des moyens de filtrage (LGS1, LGCD, LGCM, LGS2 et LGS3) sont configurés pour en présence d’une transaction destinée à un équipement esclave, comparer la valeur d’attribut correspondante avec la valeur de l’identifiant de cet équipement esclave et rejeter ou non la transaction en fonction du résultat de la comparaison. Figure pour l’abrégé: Fig. 1