公开(公告)号：FR3101742A1

公开(公告)日：2021-04-09

申请号：FR1911040

申请日：2019-10-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MERCIER JULIEN

IPC: H04B5/00 ,  G06K19/07 ,  G06Q20/34

Abstract: Procédé de communication entre circuits La présente description concerne un procédé de communication entre un premier élément (21) et au moins un deuxième élément (22) d’un même dispositif (2), dans lequel : le premier élément transmet au deuxième élément une première information représentative d’une énergie fournie par un champ électromagnétique (EMF) alimentant le dispositif ; et le deuxième élément adapte sa fréquence de fonctionnement en fonction de la première information. Figure pour l'abrégé : Fig. 1

公开(公告)号：AT540357T

公开(公告)日：2012-01-15

申请号：AT10163778

申请日：2010-05-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  MERCIER JULIEN

IPC: G06F11/10 ,  G11C7/24

公开(公告)号：FR2986633B1

公开(公告)日：2014-09-05

申请号：FR1251151

申请日：2012-02-08

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARINET FABRICE ,  FORT JIMMY ,  SARAFIANOS ALEXANDRE ,  MERCIER JULIEN

IPC: G06F21/88

公开(公告)号：FR2986633A1

公开(公告)日：2013-08-09

申请号：FR1251151

申请日：2012-02-08

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARINET FABRICE ,  FORT JIMMY ,  SARAFIANOS ALEXANDRE ,  MERCIER JULIEN

IPC: G06F21/88

Abstract: L'invention concerne un dispositif de détection d'une attaque par laser dans une puce de circuit intégré formé dans la partie supérieure de type P d'un substrat semiconducteur (1) incorporant un transistor bipolaire NPN à couche enterrée de type N (3), comprenant un détecteur des variations du courant circulant entre la base (7, 11) dudit transistor bipolaire NPN et le substrat.

公开(公告)号：FR2946787A1

公开(公告)日：2010-12-17

申请号：FR0954025

申请日：2009-06-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  MERCIER JULIEN

IPC: G11C7/24 ,  G11C16/22 ,  G11C16/26

Abstract: Le dispositif de mémoire comprend un plan-mémoire (PM) comportant au moins un groupe de cellules-mémoires destinées à stocker au moins un bloc de bits (BL) comportant des bits de données et m bits de parité, et des moyens de détection d'une attaque par injection de faute comportant des moyens de lecture (ML) configurés pour lire chaque bit d'un bloc et des premiers moyens de contrôle (MCL1, CMPP10, CMPP11) configurés pour, lors de la lecture d'un bloc, effectuer un contrôle de parité à partir de la valeur lue de chaque bit de donnée et de la valeur lue de chaque bit de parité, le plan-mémoire (PM) comprend des cellules-mémoires de référence (CELRj) disposées entre certaines au moins des cellules-mémoires dudit groupe de façon à créer des paquets (PQ) séparés de m cellules-mémoires, chaque cellule-mémoire de référence stockant un bit de référence (dj) programmé à une valeur de référence susceptible d'être modifiée lors d'une attaque par injection de faute et chaque paquet de m cellules-mémoires étant destiné à stocker m bits du bloc associés, lorsque m est supérieur à 1, à des parités différentes, et les moyens de détection comprennent en outre des deuxièmes moyens de contrôle configurés pour effectuer lors de la lecture dudit bloc, un contrôle de la valeur de chaque bit de référence.

公开(公告)号：FR3105629A1

公开(公告)日：2021-06-25

申请号：FR1914965

申请日：2019-12-19

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： MERCIER JULIEN ,  NONIER PASCAL

IPC: H02J50/80

Abstract: Procédé de gestion d’alimentation La présente description concerne un procédé de gestion d’alimentation d’un ou plusieurs premiers éléments par un deuxième élément d’un même premier dispositif, comprenant les étapes consistant à : envoyer, à un deuxième dispositif, une demande d’extension de temps (WTX) ; évaluer, pendant l’extension de temps, une puissance disponible à partir d’un champ électromagnétique rayonné par le deuxième dispositif ; et adapter l’alimentation du deuxième élément et du ou des premiers éléments en fonction de la puissance disponible. Figure pour l'abrégé : Fig. 7